MCS8051以及DS80C320單片機軟核的設(shè)計.pdf_第1頁
已閱讀1頁，還剩88頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、本文主要介紹了在研究生學(xué)習(xí)階段所設(shè)計的兩款通過 FPGA芯片下載驗證的51系列單片機的軟 IP CORE：使用VHDL語言設(shè)計的80C51單片機的IP CORE，使用Verilog語言設(shè)計DS80C320單片機的IP CORE；
　　文章首先介紹51系列的功能結(jié)構(gòu)，討論了本設(shè)計所采用的具體結(jié)構(gòu)，并通過對8051軟核的設(shè)計來詳細(xì)闡明該結(jié)構(gòu)在適應(yīng)FPGA設(shè)計方面的優(yōu)點；在第四章介紹了本設(shè)計內(nèi)部指令具體的執(zhí)行流程與時序，從而將各個模塊的

2、功能聯(lián)合起來介紹；其次對DS80C320單片機IP CORE的介紹，主要集中在與8051在功能以及時序上面的差異，重點介紹了80C51單片機沒有的定時器2以及增強型串口的設(shè)計。最后是測試驗證與總結(jié)；
　　設(shè)計主要遵循該單片機的用戶手冊以及官方的正式資料，按照黑盒子的理論來進行，在保證兼容性的基礎(chǔ)上，對性能進行了大幅度的提高，其中，8051的頻率由傳統(tǒng)的12M提高到62.5M，DS80C320的頻率由33M提高到73M；
　　

3、最后的結(jié)果以軟IP CORE的形式給出，這樣可以使得設(shè)計既能方便的應(yīng)用到所有的通用FPGA芯片里面，也能無縫地轉(zhuǎn)移到ASIC工藝上面，同時，IP CORE的特點也使得本設(shè)計既可以作為單獨的模塊使用，也可以作為子模塊為其他的設(shè)計所采用。
　　本設(shè)計采用Altera公司的開發(fā)工具QUARTUS II4.0作為開發(fā)平臺，完成設(shè)計的綜合、布局布線、芯片映射、靜態(tài)時序分析以及芯片下載等工作；采用modelsim5.8進行功能仿真以及時序仿真

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論