基于多DSP平臺(tái)的擴(kuò)頻系統(tǒng)調(diào)度設(shè)計(jì).pdf

1、擴(kuò)頻技術(shù)因其本身固有的抗干擾抑制特性得到了迅速發(fā)展，其中直接序列擴(kuò)頻通信(Direct Sequence Spread Spectrum，DSSS)系統(tǒng)是最典型的擴(kuò)頻通信系統(tǒng)，具有抗干擾能力強(qiáng)、保密性好、頻譜利用率高等諸多優(yōu)點(diǎn)。多進(jìn)制正交編碼擴(kuò)頻技術(shù)憑借更高的頻譜擴(kuò)展效率和高效的信息傳輸率，廣泛應(yīng)用于軍用擴(kuò)頻通信。 然而，傳統(tǒng)通信系統(tǒng)往往采用固定模式，不夠靈活，不利于功能的擴(kuò)展與升級(jí)，難以滿足發(fā)展的需要。隨著軟件無(wú)線電技術(shù)(So

2、ftware Defined Radio，SDR)概念的提出，以及數(shù)字信號(hào)處理器(Digital Signal Processor，DSP)性能的提高，使得采用軟件編程的方法來(lái)實(shí)現(xiàn)無(wú)線電臺(tái)的各種功能，從基于硬件、面向用途的電臺(tái)設(shè)計(jì)方法中解放出來(lái)成為可能。 本文在這種指導(dǎo)思想下，以成熟的擴(kuò)頻通信系統(tǒng)物理層收發(fā)算法為基礎(chǔ)，針對(duì)如何在多DSP系統(tǒng)實(shí)驗(yàn)硬件平臺(tái)上實(shí)現(xiàn)多進(jìn)制直接序列擴(kuò)頻通信進(jìn)行了深入的研究。研究?jī)?nèi)容包括：基于FPGA+DS

3、P陣列的多進(jìn)制擴(kuò)頻通信系統(tǒng)調(diào)度控制設(shè)計(jì)；第三級(jí)流水DSPl的算法模塊編程實(shí)現(xiàn)；基于多DSP的實(shí)驗(yàn)硬件平臺(tái)接口調(diào)試。 本文首先介紹軟件無(wú)線電的概念，以及直接序列擴(kuò)頻和多進(jìn)制擴(kuò)頻技術(shù)。第二章開(kāi)始對(duì)本多進(jìn)制擴(kuò)頻通信系統(tǒng)的總體設(shè)計(jì)進(jìn)行描述，包括系統(tǒng)基本結(jié)構(gòu)，基本參數(shù)，完整的系統(tǒng)發(fā)送過(guò)程和接收過(guò)程。并結(jié)合實(shí)驗(yàn)硬件平臺(tái)的組成和系統(tǒng)收發(fā)處理過(guò)程，對(duì)多塊多級(jí)DSP進(jìn)行了合理的任務(wù)執(zhí)行分解，保證各級(jí)流水之間數(shù)據(jù)的及時(shí)傳遞。第三章按照系統(tǒng)設(shè)計(jì)要求，