DVI數(shù)字視頻接口接收芯片的研究與設(shè)計(jì).pdf

1、近年來，隨著LCD、PDP等平板顯示技術(shù)的發(fā)展，數(shù)字顯示接口替代傳統(tǒng)的模擬接口己成為必然趨勢。數(shù)字視頻接口(Digital Visual Interface，DVI)是由Silicon Image、Intel、Compaq、IBM、HP、NEC、Fujitsu等公司共同組成的數(shù)字顯示工作組(Digital Display Working Group，DDWG)推出的數(shù)字顯示接口標(biāo)準(zhǔn)。DVI作為一種優(yōu)秀的接口標(biāo)準(zhǔn)的提出，不僅解決了顯示器高

2、分辨率和高刷新率的問題，而且進(jìn)一步降低了平板顯示器的成本、提高了穩(wěn)定性和顯示性能，得到了世界范圍內(nèi)業(yè)界人士和廠商的大力支持。 本文以DVI標(biāo)準(zhǔn)(修訂版1.0)為基礎(chǔ)，闡述了數(shù)字視頻信號(hào)接收器的核心內(nèi)容，包括DVI接口結(jié)構(gòu)、最小轉(zhuǎn)換差分信號(hào)(Transition Minimized Differential Signaling，T.M.D.S.)、收發(fā)系統(tǒng)等，這種具有低電壓擺幅、以差分信號(hào)傳輸?shù)拇薪涌谀芴峁腣GA(640×48

3、0像素)到QXGA(2048×1536像素)的解決方案，單個(gè)T.M.D.S.鏈路最大數(shù)據(jù)傳輸速率可達(dá)到1.65Gbit/s。 在上述理論的基礎(chǔ)上，對實(shí)現(xiàn)DVI接收功能的芯片進(jìn)行了系統(tǒng)結(jié)構(gòu)定義和電路模塊劃分。采用數(shù)?；旌闲盘?hào)集成電路和SOC設(shè)計(jì)方法設(shè)計(jì)并實(shí)現(xiàn)了滿足DVI標(biāo)準(zhǔn)要求的數(shù)字視頻信號(hào)接收芯片，包括時(shí)鐘數(shù)據(jù)恢復(fù)電路的算法、內(nèi)置頻率補(bǔ)償?shù)牡蛪翰?LOW-Dropout，LDO)電壓調(diào)整器、數(shù)字鎖相環(huán)(Digital Phase

4、Locked Loop，DPLL)、電荷泵鎖相環(huán)、電平轉(zhuǎn)換電路、過采樣電路等模塊的設(shè)計(jì)，構(gòu)成了一個(gè)完整的超大規(guī)模數(shù)?；旌掀舷到y(tǒng)(System on chip，SoC)。 通過在過采樣電路和數(shù)字鎖相環(huán)之間增加彈性緩沖電路，DPLL同時(shí)對10bit并行的數(shù)據(jù)進(jìn)行相位檢測判斷，提高了判斷的正確率，數(shù)據(jù)傳輸?shù)恼`碼率得到改善；在實(shí)現(xiàn)10bit數(shù)據(jù)恢復(fù)的同時(shí)，電荷泵鎖相環(huán)只需輸出12相位的采樣時(shí)鐘信號(hào)，減小了鎖相環(huán)的設(shè)計(jì)難度以及過采樣電路

5、的功耗。 改進(jìn)了電荷泵鎖相環(huán)中的V-I電路，降低了壓控振蕩器的增益，改善了控制電壓的波動(dòng)對壓控振蕩器頻率的影響，從而減小時(shí)鐘抖動(dòng)，采用頻率檢測電路對輸入時(shí)鐘信號(hào)頻率進(jìn)行自動(dòng)檢測分段，實(shí)現(xiàn)了大的頻率捕獲范圍。采用Hspic＿RF工具對壓控振蕩器的抖動(dòng)和相位噪聲性能進(jìn)行了仿真估計(jì)。 芯片采用雙電源方案實(shí)現(xiàn)，模擬電路和數(shù)字內(nèi)核分別采用3.3V和1.8V電源，設(shè)計(jì)了一種新的LDO調(diào)整器結(jié)構(gòu)來實(shí)現(xiàn)芯片內(nèi)部電壓的調(diào)整，采用內(nèi)部頻率補(bǔ)