衛(wèi)星導(dǎo)航弱信號(hào)接收算法研究與FPGA實(shí)現(xiàn).pdf

1、衛(wèi)星導(dǎo)航系統(tǒng)在各行各業(yè)的廣泛應(yīng)用已經(jīng)無可辯駁的證明了其成功，然而隨著應(yīng)用場(chǎng)合越來越廣泛，在室內(nèi)、森林、隧道等工作環(huán)境下，信號(hào)衰減比較嚴(yán)重，室內(nèi)信號(hào)強(qiáng)度比室外要低10-30dB，一般的接收機(jī)難以滿足上述環(huán)境的要求。因此，對(duì)衛(wèi)星導(dǎo)航弱信號(hào)接收技術(shù)的研究成為衛(wèi)星導(dǎo)航領(lǐng)域的研究熱點(diǎn)。本文主要探索提高衛(wèi)星導(dǎo)航弱信號(hào)捕獲和跟蹤性能的方法，主要的研究工作分以下幾個(gè)方面：
　　1)闡述了信號(hào)捕獲的原理，對(duì)比分析了串行捕獲、并行頻率捕獲和并行碼相位

2、捕獲。分析指出通過增加相干積分時(shí)間和非相干積分時(shí)間可以提高信噪比，但相干積分增益受導(dǎo)航電文和頻率偏差的限制，而非相干積分會(huì)帶來平方損耗。通過數(shù)學(xué)公式推導(dǎo)，分析了差分相干積分對(duì)平方損耗的緩解作用，并與非相干積分性能對(duì)比，得出差分相干積分更適合弱信號(hào)的接收。設(shè)計(jì)實(shí)現(xiàn)易于FPGA/DSP平臺(tái)實(shí)現(xiàn)的差分相干積分形式。研究了弱信號(hào)捕獲中的互相關(guān)干擾的原因及其抑制技術(shù)。
　　2)根據(jù)環(huán)路的數(shù)學(xué)模型，分析了PLL、FLL與DLL在弱信號(hào)環(huán)境下的

3、性能與跟蹤測(cè)量誤差，設(shè)計(jì)實(shí)現(xiàn)了二階FLL輔助下三階PLL的弱信號(hào)載波跟蹤環(huán)與載波輔助下二階DLL的弱信號(hào)碼跟蹤環(huán)。
　　3)為了提高捕獲速度，設(shè)計(jì)實(shí)現(xiàn)了大塊并行相關(guān)器捕獲的FPGA方案，包括載波NCO、相位旋轉(zhuǎn)下變頻、碼NCO、偽碼發(fā)生器和相關(guān)-相干積分累加器模塊。相關(guān)-相干積分累加結(jié)果送入DSP中實(shí)現(xiàn)差分相干積分和跟蹤環(huán)路。為測(cè)試接收性能，分析了多路GPS信號(hào)發(fā)生器的實(shí)現(xiàn)模型，并基于FPGA設(shè)計(jì)實(shí)現(xiàn)了GPS衛(wèi)星C/A碼信號(hào)發(fā)生器