版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、可靠性設(shè)計(jì)已經(jīng)成為集成電路的生命線。而作為所有數(shù)字電子系統(tǒng)的核心,CPU的可靠性問(wèn)題尤為突出。因此本文對(duì)其中的主要數(shù)字處理電路--算術(shù)邏輯單元(ALU)以及乘除法器(MDU)進(jìn)行了可靠性設(shè)計(jì)的研究。 作者選用應(yīng)用較廣泛的伯格(Berger)碼檢錯(cuò)技術(shù)對(duì)以上數(shù)字運(yùn)算電路進(jìn)行改造。本文首先系統(tǒng)而詳盡地闡述了運(yùn)用伯格碼對(duì)算術(shù)和邏輯運(yùn)算進(jìn)行差錯(cuò)檢測(cè)的原理和方法,同時(shí)提出了碼流量理論,用流域封閉和流量守恒的概念對(duì)Berger碼的本質(zhì)和檢錯(cuò)
2、機(jī)理進(jìn)行了較為直觀的闡釋?zhuān)⒃诤罄m(xù)章節(jié)中貫徹和使用了這種思想,大大方便了問(wèn)題的討淪。 本文選取最常見(jiàn)的74181系列算術(shù)邏輯單元的結(jié)構(gòu)進(jìn)行可靠性改造和伯格碼自檢錯(cuò)設(shè)計(jì),并引入了雙進(jìn)位鏈和運(yùn)算/檢錯(cuò)流水線結(jié)構(gòu),從而實(shí)現(xiàn)了先行進(jìn)位ALU的Berger碼自檢錯(cuò)。 本文還簡(jiǎn)要介紹了補(bǔ)碼陣列乘法器的原理和結(jié)構(gòu),從而引入了廣義全加器并將流量理論由算術(shù)域拓展到代數(shù)域,解決了有符號(hào)數(shù)乘法器和Booth乘法器的Berger碼檢錯(cuò)問(wèn)題。對(duì)補(bǔ)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的RS碼檢錯(cuò)糾錯(cuò)技術(shù)研究.pdf
- 印刷電路板的貼裝仿真及設(shè)計(jì)檢錯(cuò)研究.pdf
- 基于深度學(xué)習(xí)的動(dòng)詞檢錯(cuò)算法的研究及其設(shè)計(jì).pdf
- 基于Cadence軟件的偽碼引信研究及電路設(shè)計(jì).pdf
- 存儲(chǔ)芯片糾檢錯(cuò)電路設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 基于復(fù)合域運(yùn)算的AES密碼電路優(yōu)化設(shè)計(jì)方法研究.pdf
- 基于fpga的usb3.0擾碼及解擾碼電路研究與設(shè)計(jì)
- 模擬電路課程設(shè)計(jì)---開(kāi)方運(yùn)算電路
- 基于fpga的usb3.0中擾碼及解擾碼電路設(shè)計(jì)
- 云環(huán)境下基于Berger模型的任務(wù)調(diào)度算法研究.pdf
- 高溫CMOS模擬運(yùn)算放大電路的研究與設(shè)計(jì).pdf
- 除法加法運(yùn)算電路(模擬電路課程設(shè)計(jì))
- 基于CMOS工藝歸零碼模擬解調(diào)電路設(shè)計(jì).pdf
- crc碼生成與校驗(yàn)電路的設(shè)計(jì)
- 基于FPGA的IRIG-B碼基帶產(chǎn)生電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- cfa的運(yùn)算電路設(shè)計(jì)與仿真
- 基于Trident平臺(tái)的電視機(jī)部分電路自檢測(cè)研究與實(shí)現(xiàn).pdf
- 基于可重構(gòu)FPGA的卷積碼通訊進(jìn)化電路研究.pdf
- 加法運(yùn)算電路
- ATP安全錯(cuò)誤檢測(cè)碼與運(yùn)算方法的研究與設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論