龍芯系列板級仿真分析.pdf

1、近年來，隨著集成電路和印制電路板加工制造技術(shù)的不斷提高，越來越多性能強(qiáng)大、功能豐富的高速電子產(chǎn)品紛紛出現(xiàn)。與此同時(shí)，電路系統(tǒng)中的信號完整性(SignalIntegrity，SI)現(xiàn)象也日益成為系統(tǒng)設(shè)計(jì)過程中不可忽視的問題，由它帶來的信號的畸變、延遲以及幅度衰減等已逐漸成為制約電子系統(tǒng)性能、影響電子系統(tǒng)正常工作的重要瓶頸。為了解決信號完整性問題的影響，設(shè)計(jì)者需要在產(chǎn)品的規(guī)劃、設(shè)計(jì)和成品調(diào)試的各個(gè)階段考慮對該問題的發(fā)現(xiàn)和解決。本文結(jié)合龍芯2

2、號通用處理器主板系統(tǒng)的設(shè)計(jì)，研究利用仿真手段在產(chǎn)品的設(shè)計(jì)階段發(fā)現(xiàn)和解決信號完整性問題的方法。 在簡要介紹了高速電路設(shè)計(jì)中所面對的信號完整性問題后，本文首先建立了針對龍芯2號處理器主板系統(tǒng)的信號完整性問題仿真環(huán)境：建立了龍芯2號處理器的IBIS模型文件，利用IBIS模型可以對龍芯2號處理器所使用的I/O緩沖器進(jìn)行初步的分析，并使對基于該CPU的系統(tǒng)的信號完整性仿真更加細(xì)致精確。 在這個(gè)基礎(chǔ)上，本文結(jié)合一款基于龍芯2號處理器