32位EMC中ECC的設(shè)計研究.pdf

1、隨著超大規(guī)模集成電路的發(fā)展和外部存儲器存儲數(shù)據(jù)量的增加，對儲存器的訪問也越來越多，而對存儲器的訪問大多都通過存儲器控制器進行。但是在對外部存儲器訪問的時候，由于存儲器本身的問題或者各種噪聲的干擾，都會使存儲在存儲器里面的信號的值發(fā)生翻轉(zhuǎn)，導(dǎo)致數(shù)據(jù)發(fā)生錯誤，特別是在速度較高的系統(tǒng)中。若數(shù)據(jù)讀出時不能及時糾正發(fā)生的錯誤，這將會影響計算機的性能及重要數(shù)據(jù)的處理，所以在外部存儲控制器(EMC)中嵌入具有糾錯檢錯功能的模塊具有非常重要的意義和價值

2、。所以設(shè)計了一個能實現(xiàn)糾正兩個錯誤同時檢測四個錯誤的編譯碼糾錯模塊。由于BCH碼具有良好的糾錯性能，在許多系統(tǒng)中得到了廣泛的應(yīng)用，而且存儲在存儲器中的數(shù)據(jù)大多為二進制，采用二進制的BCH糾錯碼比較合適。
　　外部存儲器控制器中使用的二進制BCH糾錯檢錯模塊包括編碼器和譯碼器。論文首先進行了BCH編碼算法、譯碼算法的研究。采用Verilog實現(xiàn)了編碼器和譯碼器的硬件描述，然后又對編譯碼器進行驗證和綜合等方面的研究。對編碼器，在普通串