版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、GPS接收機(jī)在當(dāng)今社會(huì)有著廣泛的應(yīng)用,而鎖相環(huán)是GPS接收機(jī)中最為關(guān)鍵的模塊之一,它為GPS接收機(jī)的混頻提供精確的本地振蕩信號(hào)。鎖相環(huán)是模擬和射頻集成電路設(shè)計(jì)領(lǐng)域最有挑戰(zhàn)的模塊之一。本文設(shè)計(jì)的鎖相環(huán)采用的是廣為流行的電荷泵鎖相環(huán),它包含了模擬電路——電荷泵,射頻電路——壓控振蕩器以及數(shù)字電路——分頻器。 本文基于SMIC 1P6M 0.18um的工藝設(shè)計(jì)了一款用于GPS接收機(jī)的全集成電荷泵鎖相環(huán)。本文首先研究了電荷泵鎖相環(huán)的行為
2、級(jí)特性,用Matlab建立了鎖相環(huán)的相位域和電壓域模型,用Verilog-A建立了鎖相環(huán)的電壓域模型。在電路圖的設(shè)計(jì)中,電荷泵使用了運(yùn)算放大器作為誤差放大器,運(yùn)用負(fù)反饋結(jié)構(gòu),使得電荷泵的輸出電壓在較大范圍內(nèi)變化時(shí),充放電電流的匹配性能非常優(yōu)越;其次,深入地研究了壓控振蕩器的噪聲模型以及降低相位噪聲的技術(shù),設(shè)計(jì)了一款LC Tank結(jié)構(gòu)的壓控振蕩器,其調(diào)諧范圍是1.35GHz~1.5GHz,其增益為139MHz/V,其在600KHz頻偏處的
3、相位噪聲為-11 8dBc/Hz。最后,設(shè)計(jì)了一款全集成鎖相環(huán),其分頻器工作在1.4GHz,分頻系數(shù)為七十;此外,為今后設(shè)計(jì)更高頻率鎖相環(huán)作準(zhǔn)備,本文研究了工作頻率在5GHz以上的分頻器,進(jìn)一步設(shè)計(jì)了一款工作在5GHz的五分頻電路。在設(shè)計(jì)鎖相環(huán)的過程中,本文也研究和分析了鎖相環(huán)的一些現(xiàn)象,如Cycle Slipping,以及壓控振蕩器輸出信號(hào)的二次諧波到電壓控制端的耦合等。本文完成了電荷泵鎖相環(huán)電路的版圖設(shè)計(jì)以及后仿真。本文中的鎖相環(huán)輸
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 軟件鎖相環(huán)研究與接收機(jī)的設(shè)計(jì).pdf
- 應(yīng)用于衛(wèi)星導(dǎo)航接收機(jī)的鎖相環(huán)的設(shè)計(jì)與研究.pdf
- MICS接收機(jī)中小數(shù)分頻鎖相環(huán)的研究與設(shè)計(jì).pdf
- CMOS集成鎖相環(huán)設(shè)計(jì).pdf
- 60GHz低功耗接收機(jī)與40GHz鎖相環(huán)的設(shè)計(jì).pdf
- 數(shù)字化測速測距接收機(jī)中的超窄帶鎖相環(huán)研究.pdf
- gps接收機(jī)
- 0.18μmcmos工藝單片集成鎖相環(huán)設(shè)計(jì)
- 基于鎖相環(huán)解調(diào)的Chirp超寬帶(Chirp-UWB)接收機(jī)的研究與實(shí)現(xiàn).pdf
- 0.18μmcmos工藝單片集成鎖相環(huán)設(shè)計(jì)
- 應(yīng)用于FPGA的鎖相環(huán)設(shè)計(jì)研究.pdf
- 2.4ghzcmos全集成接收機(jī)前端的研究與設(shè)計(jì)
- 高速鎖相環(huán)集成電路芯片的設(shè)計(jì).pdf
- 應(yīng)用于無線超寬帶通信接收機(jī)鎖相環(huán)式頻率合成器中的PFD和CP設(shè)計(jì)與實(shí)現(xiàn).pdf
- 用于高速接口的鎖相環(huán)電路研究與設(shè)計(jì).pdf
- 用于時(shí)鐘信號(hào)發(fā)生的鎖相環(huán)電路的設(shè)計(jì).pdf
- 應(yīng)用于SoC的全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 鎖相環(huán)的綜合設(shè)計(jì).pdf
- GPS系統(tǒng)中鎖相環(huán)的研究與關(guān)鍵模塊的設(shè)計(jì).pdf
- 高頻低噪聲CMOS集成鎖相環(huán)電路設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論