低壓低功耗高精度基準(zhǔn)源研究.pdf

1、基準(zhǔn)電壓源電路是模擬集成電路中一個(gè)非常重要的模塊，被廣泛地應(yīng)用在諸如模擬/數(shù)字轉(zhuǎn)換器(A/D Converter)，數(shù)字/模擬轉(zhuǎn)換器(D/A Converter)，電源控制電路(Power management circuit)以及存儲(chǔ)器(Memories)等電路中。近年來(lái)隨著便攜式電子系統(tǒng)的普遍應(yīng)用，對(duì)模數(shù)轉(zhuǎn)換器的功耗、速度和精度提出了更高的要求。本文設(shè)計(jì)了一個(gè)應(yīng)用在12bit100Msps Pipelined ADC中的基準(zhǔn)電壓源，

2、采用CMOS0.18μm、1.8V工藝，要求基準(zhǔn)源在-40℃到85℃的溫度范圍內(nèi)溫度系數(shù)小于6.84ppm/℃，隨電源電壓(1.5V-2.1V)的變化小于1860ppm/V。
　　本文首先介紹了帶隙基準(zhǔn)電壓源的各項(xiàng)指標(biāo)和基本原理，分析了傳統(tǒng)帶隙基準(zhǔn)源(BGR)結(jié)構(gòu)的缺點(diǎn)和不足。在此基礎(chǔ)上，利用寄生 PNP管的有限增益以及放大系數(shù)β的非線性，提出了一個(gè)新型的基于電流模式的凹凸曲線補(bǔ)償技術(shù)實(shí)現(xiàn)方式，從而實(shí)現(xiàn)了低壓下的高階溫度補(bǔ)償，并采

3、用共源共柵結(jié)構(gòu)提高電源電壓抑制比。功耗與面積之間存在折衷，為實(shí)現(xiàn)低功耗，不可避免地增加了芯片面積，采用Y網(wǎng)絡(luò)等效網(wǎng)絡(luò)可以有效降低這一影響。仔細(xì)分析了運(yùn)算放大器對(duì)帶隙的影響，設(shè)計(jì)了一個(gè)高增益的兩級(jí)運(yùn)算放大器。
　　在輸出緩沖器設(shè)計(jì)過(guò)程中，首先分析了帶隙基準(zhǔn)直接輸出將遇到的問(wèn)題，通過(guò)建立基準(zhǔn)輸出在中的等效模型，得出了緩沖器單位增益帶寬和跨導(dǎo)與 Pipelined ADC速度和精度的關(guān)系。設(shè)計(jì)得到的緩沖器，不僅溫度系數(shù)低，而且能夠很好地

4、抑制噪聲。
　　使用CMOS0.18μm的工藝庫(kù)，在Cadence仿真環(huán)境下進(jìn)行了電路仿真。仿真結(jié)果表明，-40℃到85℃溫度范圍內(nèi)，基準(zhǔn)源溫度系數(shù)為1.77ppm/℃；在1.5V-2.1V電源電壓范圍內(nèi)電源電壓調(diào)整率為864.1ppm/V；室溫25℃下，電源電壓抑制比為-63dB，啟動(dòng)時(shí)間為61ns。隨著工藝角的變化，在1.8V工作電源下，本模塊消耗的最大功耗為0.65mW，最小功耗為0.46mW。整個(gè)電路設(shè)計(jì)符合項(xiàng)目總體設(shè)計(jì)要