多機系統(tǒng)下數(shù)據(jù)Cache的設計.pdf

1、本論文的研究內容是“十五”國防預研課題(新一代戰(zhàn)斗機用32位微處理器設計技術研究)中的一部分，課題編號4130801010，目的是研究RISC微處理器的體系結構和方法，設計兼容于PowerPC指令集的32位嵌入式微處理器。 本課題組設計完成的RISC微處理器“龍騰R2”芯片，指令系統(tǒng)和接口時序與Motorola公司的PowerPC750微處理器完全兼容，微體系結構采用自主設計的技術路線。采用Top-Down設計方法，SMIC0.

2、18μm工藝庫，綜合結果小于4ns。整個微處理器選用AlteraEP1S80FPGA器件，實現(xiàn)了整個微處理器的FPGA原型芯片，在此原型系統(tǒng)上已成功運行了用戶提供的應用程序。 在課題研究中，完成了其中存儲管理部件(MemoryManagementUnit，MMU)和Cache的設計驗證。在此基礎上，對多處理器系統(tǒng)中的高速緩存一致性問題進行了深入的研究，參考PowerPC750，提出了適用于“龍騰R2”微處理器的Cache一致性協(xié)

3、議——MEI偵聽協(xié)議，并將該協(xié)議應用于“龍騰R2”微處理器。與其他類型的偵聽協(xié)議相對比，試驗結果表明該協(xié)議可以有效的降低對總線的和存儲器的請求，極大的提高多機環(huán)境下處理器的性能。主要工作如下： 1.對高性能微處理器中的存儲管理和Cache組織控制方法進行了系統(tǒng)研究，在研究的基礎上，設計并實現(xiàn)了適應PowerPC指令集系統(tǒng)結構的存儲管理單元和一級Cache，并應用于“龍騰R2”微處理器中。經仿真分析，其功能和PowerPC750完

4、全兼容。 2.研究了現(xiàn)行的解決高速緩存一致性的硬件實現(xiàn)方式，對他們進行了定性的分析和比較，在此基礎上，設計了適用于“龍騰R2”微處理器的數(shù)據(jù)Cache一致性協(xié)議——MEI偵聽協(xié)議，并實現(xiàn)了偵聽控制，有效的解決了“龍騰R2”微處理器在多機系統(tǒng)下的高速緩存一致性問題。 3.深入研究了目前流行的驗證技術，總結出了一套適用于“龍騰R2”特征的驗證方法。構建仿真平臺，采用直接測試和隨機測試的方法完成了單處理器系統(tǒng)中存儲管理單元和C