低壓LDO的研究和設計.pdf

1、本文介紹了低壓降線性電壓調(diào)整器(LDO，low dropout linear voltage regulator)的基本原理，對其設計方法和優(yōu)化進行了討論，并設計了一個低壓、高電源抑制(PSR，power supply rejection)的結(jié)構(gòu)。 LDO由帶隙基準參考電路(BGR，bandgap reference)，誤差放大器(ErrorAmplifier)，導通器件(Pass Element)和反饋網(wǎng)絡組成。誤差放大器的

2、增益和帶寬決定了LDO的PSR。本文中使用電荷泵提高放大器的電源電壓，以提高其增益。電荷泵只有一級，采用適和低壓的交叉耦合結(jié)構(gòu)。電路的補償方法采用串聯(lián)等效電阻(ESR,equivalent series resistor)補償。本文通過對LDO各個模塊的分析，在設計目標下優(yōu)化了其參數(shù)，給出了基于Hspice的仿真結(jié)果并繪制了版圖。 電路使用0.18gm CMOS工藝仿真，結(jié)果表明所設計的LDO的輸入為0.65-1V，輸出為0.5