基于FPGA的分布式視頻編碼的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、分布式視頻編碼(DVC)系統(tǒng)是無(wú)線網(wǎng)絡(luò)環(huán)境下視頻壓縮的良好解決方案，而隨著理論研究的深入，如何實(shí)現(xiàn)一個(gè)硬件DVC系統(tǒng)逐漸成為人們關(guān)注的新熱點(diǎn)。
　　 本文詳細(xì)介紹了一種變換域Wyner-Ziv視頻編碼框架，分析了硬件實(shí)現(xiàn)DVC系統(tǒng)的技術(shù)難點(diǎn)，并應(yīng)用FPGA技術(shù)對(duì)DVC系統(tǒng)進(jìn)行了邏輯電路的設(shè)計(jì)。文中優(yōu)化了DCT變換的算法結(jié)構(gòu)，使原本需要64個(gè)乘法器和48個(gè)加法器才可實(shí)現(xiàn)的矩陣乘法電路，僅需3個(gè)乘法器和9個(gè)加法器就可實(shí)現(xiàn)；采用提前掃

2、描的原則提高了系統(tǒng)吞吐量并優(yōu)化了流水結(jié)構(gòu)；采用基于D矩陣的LDPC編碼技術(shù)，設(shè)計(jì)了D矩陣和Hd矩陣的具體結(jié)構(gòu)，采用循環(huán)移位的方法，壓縮了存儲(chǔ)矩陣數(shù)據(jù)所需的內(nèi)存空間，完成了對(duì)碼長(zhǎng)2376bit，碼率0.6667的數(shù)據(jù)的LDPC編碼功能；采用4通道輸出4×4矩陣塊的架構(gòu)，設(shè)計(jì)圖像采集模塊。最終實(shí)現(xiàn)了分布式視頻編碼端WZ幀的編碼與采集功能。
　　 本文最后對(duì)編碼系統(tǒng)進(jìn)行FPGA仿真，通過(guò)仿真驗(yàn)證了所設(shè)計(jì)的編碼系統(tǒng)方案的正確性。觀測(cè)采集