片上高速響應(yīng)低壓差線性穩(wěn)壓電路的研究與設(shè)計(jì).pdf_第1頁
已閱讀1頁，還剩70頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、隨著便攜式電子產(chǎn)品的普及,電源管理解決方案不斷追求高效率、小芯片面積、低成本,這使得LDO越來越受歡迎。無片外電容的LDO可實(shí)現(xiàn)片上集成,隨著SOC的進(jìn)一步發(fā)展,必將越來越成為主流。片上集成減小了PCB的面積,但同時也對電路設(shè)計(jì)師提出了新的挑戰(zhàn)。傳統(tǒng)結(jié)構(gòu)的LDO嚴(yán)格選擇片外電容的ESR(等效串聯(lián)電阻)范圍,以保證多極點(diǎn)系統(tǒng)的穩(wěn)定性;并且,大的片外電容可以在負(fù)載電流發(fā)生跳變時為負(fù)載電路提供電荷,提高LDO的瞬態(tài)響應(yīng)。
　　 針對以

2、上問題,設(shè)計(jì)了一種具有負(fù)載調(diào)整補(bǔ)償結(jié)構(gòu)的單級LDO,達(dá)到去除片外電容,提高瞬態(tài)響應(yīng)的目的。使在無需輸出大的片外電容前提下具有響應(yīng)快速負(fù)載電流變化的能力,減少由于負(fù)載電流迅速變化引起的電壓紋波。同時僅依靠100pF的片上寄生電容使LDO在負(fù)載變化的情況下仍能保持穩(wěn)定,減少LDO的芯片面積,從而使其適用于SOC的集成。
　　 芯片采用SMIC0.18μm,1.8V/3.3VCMOS1P6M工藝,面積為1055μm×1300μm。測試

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論