低功耗無電容型低壓差線性穩(wěn)壓器的研究與設計.pdf

1、低壓差線性穩(wěn)壓器（Low Dropout Regulator，簡稱LDO）作為電源管理電路的部分，被越來越廣泛地應用到便攜式手持設備中，并向著片上系統(tǒng)集成的方向邁進。由于便于集成、應用簡單的特點，無電容型LDO（Capless LDO）成為很多應用的首要選擇。與傳統(tǒng)的LDO相比，Capless LDO在穩(wěn)定性和瞬態(tài)特性上存在著較大缺陷，其穩(wěn)定性和瞬態(tài)特性是其設計中的最大挑戰(zhàn)。
　　針對Capless LDO固有的兩大缺點：空載較差

2、的穩(wěn)定性和驅動大負載時較慢的瞬態(tài)響應速度，本文提出了一種在盡可能滿足穩(wěn)定性要求的前提下提高LDO大負載瞬態(tài)響應速度的電路，具體工作內(nèi)容是設計了一種基于SMIC0.13μm CMOS工藝的無片外電容型低壓差線性穩(wěn)壓器，要求在能夠為數(shù)字電路負載提供100mA輸出電流的同時，具有很低的壓降、高的PSRR、低的功耗、良好的噪聲性能以及優(yōu)異快速響應能力。帶隙基準和誤差放大器是本次設計中的核心模塊，它們的性能直接決定了LDO的性能。為了使帶隙基準能

3、夠工作在1.4V電源電壓下并且具有很高的PSRR，文中針對傳統(tǒng)結構所具有的缺陷進行了詳細的分析論證，對比、改進了各種電路拓撲結構，最終實現(xiàn)了設計要求。與此同時，誤差放大器采用多級放大結構，提高了環(huán)路增益，采用密勒補償方式保證了環(huán)路的穩(wěn)定性，為了提高瞬態(tài)響應能力，設計了新穎的瞬態(tài)增強電路。并在SMIC0.13μm CMOS工藝下，完成了整個LDO（包括帶隙基準電路）的設計，最后用spice軟件進行了仿真驗證。
　　仿真結果表明：在電