AMBA AHB總線關(guān)鍵模塊及存儲(chǔ)器接口的研究與設(shè)計(jì).pdf

1、在超大規(guī)模集成電路設(shè)計(jì)水平飛速發(fā)展的今天,傳統(tǒng)的ASIC設(shè)計(jì)方法已經(jīng)難以滿足越來(lái)越多的功能需求,在ASIC設(shè)計(jì)方法學(xué)上發(fā)展起來(lái)的系統(tǒng)級(jí)芯片(System on Chip, SoC)技術(shù)采用IP核復(fù)用技術(shù)將大量的功能IP核進(jìn)行集成,形成一個(gè)功能完整的系統(tǒng)。片上總線技術(shù)在SoC芯片設(shè)計(jì)中為各功能IP核提供標(biāo)準(zhǔn)的總線接口和互聯(lián)結(jié)構(gòu),使IP核的移植和重用更加便捷有效。
　　本文簡(jiǎn)要介紹了幾種常用片上總線結(jié)構(gòu),重點(diǎn)對(duì)AMBA2.0版本總線協(xié)

2、議中的AHB總線進(jìn)行了研究。在分析AMBA2.0總線協(xié)議的基礎(chǔ)上,運(yùn)用Verilog硬件描述語(yǔ)言對(duì) AMBA總線結(jié)構(gòu)中AHB總線內(nèi)部互聯(lián)結(jié)構(gòu)各關(guān)鍵模塊及基于AMBA總線協(xié)議的存儲(chǔ)器接口進(jìn)行RTL級(jí)設(shè)計(jì),并對(duì)各模塊進(jìn)行功能驗(yàn)證。主要研究?jī)?nèi)容如下:
　　(1)研究分析AMBA2.0總線協(xié)議并對(duì)AHB高速總線部分進(jìn)行重點(diǎn)研究,分析AHB總線技術(shù)特點(diǎn),規(guī)劃設(shè)計(jì)。本論文內(nèi)容是基于AMBA2.0總線協(xié)議進(jìn)行的,因此需要對(duì)該協(xié)議進(jìn)行全面分析研究

3、,通過(guò)分析對(duì)設(shè)計(jì)進(jìn)行規(guī)劃,確定設(shè)計(jì)目標(biāo)與方向,編寫設(shè)計(jì)規(guī)劃書。
　　(2)制定了詳細(xì)設(shè)計(jì)方案與驗(yàn)證方案。設(shè)計(jì)方案闡述了功能模塊的劃分,仲裁算法的選擇等設(shè)計(jì)細(xì)節(jié)。驗(yàn)證方案闡述了驗(yàn)證各模塊是否滿足設(shè)計(jì)規(guī)劃書要求的方案,驗(yàn)證環(huán)境、激勵(lì)的產(chǎn)生和測(cè)試結(jié)果檢查等步驟的實(shí)現(xiàn)方法。
　　(3)對(duì)AHB總線內(nèi)部互聯(lián)結(jié)構(gòu)各關(guān)鍵模塊及存儲(chǔ)器接口模塊進(jìn)行RTL級(jí)設(shè)計(jì)。根據(jù)制定的設(shè)計(jì)方案,利用Verilog硬件描述語(yǔ)言對(duì)各模塊進(jìn)行RTL級(jí)設(shè)計(jì)。