基于標準CMOS工藝的OTP存儲器的設計與研究.pdf

1、在ASIC電路設計中，經(jīng)常會需要一些低成本低密度的非易失性存儲器件，但是工藝的復雜性阻礙了傳統(tǒng)的非易失性存儲器件嵌入到標準CMOS電路中，這是由于傳統(tǒng)的非易失性存儲器需要多層多晶硅，不同的柵氧化層厚度，以及需要調(diào)整不同的摻雜濃度等等，都增加了工藝的成本和復雜性。如果利用標準CMOS晶體管來實現(xiàn)非易失性存儲器，這樣就不需要額外的掩膜或工藝步驟，降低了制造成本。 本文基于一個標準CMOS工藝的OTP存儲器單元，設計一個存儲密度為32

2、bits的OTP存儲器，存儲器讀取時間為30ns，工作電流為12．7μA/bit，靜態(tài)功耗為0．72μA。文中詳細的介紹了基于標準CMOS工藝的OTP存儲單元的結(jié)構(gòu)，并通過對閾值電壓的分析，展示了OTP存儲器單元的編程、擦除以及讀取的工作機制。在電路設計方面，詳細的介紹了OTP存儲器各功能模塊的工作原理和設計方法，并分析比較了各種架構(gòu)的優(yōu)缺點。同時對存儲器版圖實現(xiàn)過程中出現(xiàn)的問題，給出了很好的建議以及解決方法。同時對所設計的OTP存儲器