C程序映射到FPGA的寄存器快速評估技術(shù).pdf

1、在以FPGA為工作平臺的軟硬件協(xié)同設(shè)計(jì)中，對硬件單元中的面積-時(shí)間進(jìn)行快速準(zhǔn)確地評估是很重要的一步，有利于設(shè)計(jì)空間的快速探索。但是，使用傳統(tǒng)的邏輯綜合工具，例如Altera公司的QuartusⅡ和Xilinx公司的ISE來獲得面積-時(shí)間的度量值將會耗費(fèi)大量的時(shí)間，抑制了軟硬件協(xié)同設(shè)計(jì)流程中對設(shè)計(jì)空間的有效探索。將高級語言程序映射到FPGA的硬件電路上需要通過高級綜合和邏輯綜合處理，在高級綜合中實(shí)現(xiàn)對硬件面積-時(shí)間的評估，可以用較短的時(shí)間

2、獲得度量值，但是相比于邏輯綜合工具所產(chǎn)生的度量值，評估結(jié)果往往不夠準(zhǔn)確。
　　在這篇論文中，我們提出了一種新的技術(shù)框架，對C程序映射到FPGA所需要的寄存器進(jìn)行快速準(zhǔn)確的評估。寄存器作為組成FPGA硬件面積的一部分，其評估結(jié)果的準(zhǔn)確性會對整體硬件面積的評估產(chǎn)生較大影響。這個(gè)框架依賴于底層虛擬機(jī)LLVM和高級綜合工具LegUp，LLVM可以將C程序編譯成中間代碼IR(IntermediateRepresentation)，再使用Le

3、gUp將其轉(zhuǎn)換成Verilog硬件描述語言代碼，在生成寄存器傳輸級代碼的同時(shí)對寄存器數(shù)量進(jìn)行評估。通過實(shí)際電路中的信號位寬來評估寄存器數(shù)量，這樣會減少資源共享問題所帶來的評估誤差。在高級綜合的評估過程中，LegUp可以對LLVM指令位寬進(jìn)行優(yōu)化，利用LLVM指令位寬可以推斷信號優(yōu)化位寬，且與邏輯綜合中的信號位寬優(yōu)化是相對應(yīng)的，對評估結(jié)果的準(zhǔn)確度有較大貢獻(xiàn);并不是所有的信號都可以在高級綜合過程中得到位寬優(yōu)化信息，但是這些信號在邏輯綜合時(shí)是

4、被優(yōu)化的，對這一部分信號，它們對應(yīng)著一些特殊的LLVM指令，本文也做了考慮，采用了比較粗糙的技術(shù)處理，但對評估結(jié)果的準(zhǔn)確度有較大幫助;最后我們考慮了狀態(tài)機(jī)中的編碼問題，在LegUp高級綜合中采用的是二進(jìn)制編碼技術(shù)，但Altera公司的QuartusⅡ在邏輯綜合時(shí)為了提高響應(yīng)速度，采用的是獨(dú)熱編碼技術(shù)，這樣在評估時(shí)，也會帶來一些誤差，我們根據(jù)實(shí)際情況對這一部分做了處理，在一定程度上改善了實(shí)驗(yàn)結(jié)果的準(zhǔn)確度。實(shí)驗(yàn)結(jié)果表明，在AlteraCyc