零時(shí)滯平面化的高頻時(shí)鐘樹的物理生成及優(yōu)化算法研究.pdf

1、隨著集成電路設(shè)計(jì)、工藝技術(shù)的飛速發(fā)展以及應(yīng)用市場(chǎng)不斷增長(zhǎng)的需求,高性能電路特別是高速、低功耗的芯片成為集成電路發(fā)展的熱點(diǎn).其中,電路規(guī)模越來(lái)越大,電路的工作頻率也越來(lái)越高.而高頻高性能的大規(guī)模集成電路比如片上系統(tǒng)(SOC)中的時(shí)鐘分布電路的設(shè)計(jì)就成為一個(gè)重要的課題.電路的大規(guī)模特性,整個(gè)時(shí)鐘網(wǎng)絡(luò)的連線達(dá)到了厘米級(jí),使得時(shí)鐘連線的延遲超過(guò)了電路單元延遲,將嚴(yán)重影響整個(gè)電路的性能,因此,就要在時(shí)鐘布線時(shí)保證時(shí)鐘信號(hào)能夠無(wú)偏差(零時(shí)滯)或者按

2、照指定時(shí)滯到達(dá)各個(gè)時(shí)鐘接受端.同時(shí),由于電容對(duì)于時(shí)鐘頻率的相關(guān)性,在電路工作頻率不斷上升的情況下,我們考慮電容效應(yīng)對(duì)于信號(hào)完整性的影響,對(duì)整個(gè)時(shí)鐘網(wǎng)絡(luò)進(jìn)行綜合布線,進(jìn)行連線調(diào)整和插入緩沖器以保證電路功能正常.該文的研究對(duì)象是GHz工作頻率下的時(shí)鐘信號(hào)的傳輸,芯片規(guī)模達(dá)到厘米級(jí)線長(zhǎng),芯片上的時(shí)鐘接受端點(diǎn)為數(shù)千個(gè).研究目的是對(duì)這樣條件下的給定時(shí)鐘分布電路進(jìn)行自動(dòng)的劃分,連線,緩沖器的插入,建立一個(gè)平面化的(單層布線)時(shí)鐘樹,并且滿足在各個(gè)時(shí)

3、鐘接受端點(diǎn)的時(shí)鐘偏斜小于一定的指標(biāo),即在一定范圍內(nèi)的零時(shí)鐘偏斜,并且時(shí)鐘信號(hào)從源點(diǎn)到各個(gè)時(shí)鐘接受端點(diǎn)滿足信號(hào)完整性的指標(biāo),在建立時(shí)鐘樹的過(guò)程中,兼顧時(shí)鐘樹的優(yōu)化特性,即電路功耗和線長(zhǎng)等指標(biāo),最后針對(duì)我們建立的時(shí)鐘樹,利用較為精確的,滿足高頻大規(guī)模電路的模擬器進(jìn)行時(shí)鐘樹的物理綜合,得到布線結(jié)果.該文的工作,就是在已有的算法基礎(chǔ)上,對(duì)核心算法進(jìn)行調(diào)整和改進(jìn),用改進(jìn)后的算法思想和算法實(shí)現(xiàn)來(lái)解決以前沒(méi)有解決的問(wèn)題,并整理各個(gè)不同算法基礎(chǔ)下的軟件