2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩77頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著Internet技術(shù)的持續(xù)發(fā)展和寬帶接入網(wǎng)建設(shè)的不斷深入,數(shù)據(jù)業(yè)務(wù)流量飛速增長,已經(jīng)成為電信市場的主體之一。但是,純IP網(wǎng)絡(luò)尚達(dá)不到公用傳輸網(wǎng)的可靠性要求,且建設(shè)耗資巨大。因此,人們提出基于同步數(shù)字體系(SDH)下傳輸以太網(wǎng)數(shù)據(jù)(Ethernet over SDH-EoS)的解決方案,被業(yè)界稱之為EoS技術(shù)。EoS技術(shù)的出現(xiàn),較好的實現(xiàn)了數(shù)據(jù)業(yè)務(wù)在SDH網(wǎng)絡(luò)中的高效傳輸,最大程度地利用了現(xiàn)有的網(wǎng)絡(luò)資源。 通常,EoS技術(shù)中采

2、用虛級聯(lián)(Virtual Concatenation-VCAT)和鏈路容量調(diào)整(Link Capacity Adjustment Schemes-LCAS)技術(shù)來解決兩個問題:其一,虛級聯(lián)技術(shù)為以太網(wǎng)數(shù)據(jù)傳輸開辟大小合適的SDH通道,解決了以太網(wǎng)和SDH凈荷速率的不匹配,并增加SDH傳送網(wǎng)的通道顆粒,提高了SDH網(wǎng)絡(luò)帶寬利用率;其二,基于虛級聯(lián)的LCAS,則可以根據(jù)數(shù)據(jù)帶寬的實時變化來動態(tài)地分配帶寬資源,有效地提高SDH鏈路的利用率。

3、 基于對虛級聯(lián)和LCAS的分析研究,作者提出了一種切實可行、經(jīng)濟(jì)有效的實現(xiàn)EoS系統(tǒng)中虛級聯(lián)和LCAS集成化設(shè)計方案。在此基礎(chǔ)上,進(jìn)行了功能定義及模塊劃分,進(jìn)而完成虛級聯(lián)和LCAS功能的芯片級設(shè)計和FPGA實現(xiàn)。 首先,文章介紹了EoS系統(tǒng)中SDH、虛級聯(lián)及LCAS等技術(shù)的細(xì)節(jié)。隨后,又詳細(xì)地介紹了芯片中虛級聯(lián)技術(shù)的實現(xiàn)、LCAS狀態(tài)機、時鐘使能控制模塊、開銷處理等部分的設(shè)計,并使用Verilog HDL的可綜合子集實現(xiàn)了

4、各部分的RTL級硬件描述,并按照功能要求編寫測試平臺給出了仿真結(jié)果。文章介紹了作者采用的FPGA實現(xiàn)流程,并實現(xiàn)了基于FPGA環(huán)境下的綜合、布局規(guī)劃、布局布線流程。最后,在以上FPGA設(shè)計實現(xiàn)的基礎(chǔ)上,分析了設(shè)計中的亞穩(wěn)態(tài)問題,給出了解決亞穩(wěn)態(tài)問題的技術(shù)措施。 本文采用自頂向下(Top-Down)的設(shè)計方法,通過RTL級Verilog HDL完成了芯片的硬件描述。在Xilinx ISE9.1i集成開發(fā)環(huán)境中完成了設(shè)計的輸入、功能

5、仿真、邏輯綜合、布局規(guī)劃、布局布線及FPGA下載配置。采用Mentor Graphics Inc.的Modelsim進(jìn)行仿真,采用Synplicity Inc.的Synplify Pro8.1完成設(shè)計綜合,ISE9.1i提供了Modelsim和Synplify的軟件接口,可在ISE9.1i中予以直接啟動。用ISE9.1i自帶的布局規(guī)劃器和FPGA底層編輯器分別完成布局規(guī)劃和布局布線。綜合考慮該項設(shè)計的規(guī)模及各供應(yīng)商FPGA器件的性價比,

6、選用Xilinx公司Spartan-3E系列的XC3S500E-4FG320C器件完成了該芯片的FPGA實現(xiàn)。將物理實現(xiàn)生成的下載文件寫入到FPGA的E2PROM之后,采用Xilinx Spartan3E Starter Kit開發(fā)板進(jìn)行芯片實現(xiàn)。 本文的主要貢獻(xiàn)為:給出了該芯片完整的設(shè)計方案,完成了EoS系統(tǒng)中虛級聯(lián)與LCAS的集成化設(shè)計;完成了SDRAM控制器、異步FIFO、CRC、時鐘使能控制等電路模塊的設(shè)計實現(xiàn);作者較好

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論