基于FPGA的RC5加密芯片的設(shè)計與實現(xiàn).pdf

1、伴隨著我國國民經(jīng)濟的快速發(fā)展和社會信息化進程的加快，信息的安全問題也隨之得到了越來越多的關(guān)注，對信息安全的核心密碼技術(shù)的研究就變得重要而緊迫。
　　本文介紹了基于FPGA的RC5加密芯片的設(shè)計與實現(xiàn)，RC5的字長、加密輪數(shù)密鑰長度都可以改變，而且只涉及初等運算，這使它具有很好的適應(yīng)性和很高的運算速度，非常適用于硬件和軟件實現(xiàn)，從而具有廣泛的應(yīng)用。
　　本文在分析RC5加密算法原理的基礎(chǔ)上提出了一種基于全循環(huán)模式的規(guī)模優(yōu)化的電

2、路設(shè)計方案，即在芯片中只設(shè)置實現(xiàn)一輪加/解密變換所需要的硬件電路，在有限狀態(tài)機的控制下，通過循環(huán)使用該電路12次完成對一組數(shù)據(jù)的12輪加/解密變換。
　　基于上述設(shè)計思想，本文針對字長為32位、加密輪數(shù)為12輪、密鑰長度為16個字節(jié)的RC5加密芯片的體系結(jié)構(gòu)進行了詳細設(shè)計，建立了該芯片的VerilogHDL模型并進行了功能仿真，基于FPGA對該Verilog HDL模型進行了綜合優(yōu)化、布局布線、靜態(tài)時序分析，最終基于FPGA實現(xiàn)了

3、RC5-32/12/16加密芯片，并在真實的應(yīng)用環(huán)境中對其進行了測試。測試結(jié)果表明所設(shè)計的RC5-32/12/16加密芯片實現(xiàn)了預(yù)期的功能。
　　本論文研究中使用的EDA工具軟件是Modelsim10.0和QuartusⅡ9.1，硬件實現(xiàn)使用的FPGA芯片是ALTERA公司的Cyclone EP1C12Q240C8。實驗結(jié)果表明，RC5加密芯片共使用了1782個邏輯單元，系統(tǒng)的時鐘頻率可以達到64.4MHz，信息加/解密的峰值速度