基于RS碼的抗多位翻轉(zhuǎn)SRAM設(shè)計(jì).pdf

1、隨著工藝尺寸的降低，一塊芯片上晶體管的數(shù)目也越來(lái)越多，多位錯(cuò)誤翻轉(zhuǎn)(Multiple Bits Upsets, MBUs)在電子器件中發(fā)生的概率也越來(lái)越高。這些電子器件中包含了大量的存儲(chǔ)器單元和加法器、乘法器等組合電路，這些電路都很容易受到MBUs的影響，但是，存儲(chǔ)器單元的的結(jié)構(gòu)使得它對(duì)于MBUs更加敏感，因此，有必要采用一定的方法來(lái)降低MBUs對(duì)于存儲(chǔ)單元的影響，提高電子器件的可靠性。糾錯(cuò)碼(Error Correction Code

2、s)是一種非常有效的在系統(tǒng)級(jí)糾正多位錯(cuò)誤的方法。與其他設(shè)計(jì)層次（器件級(jí)、電路級(jí)、版圖級(jí)）的方法相比，糾錯(cuò)碼可以很好的和工藝兼容，操作靈活，可執(zhí)行性強(qiáng)，成本較低，電路上也易于實(shí)現(xiàn)。漢明碼是一種應(yīng)用比較廣泛的糾錯(cuò)碼，它可以用比較小的面積和功耗糾正一位錯(cuò)誤。但是，隨著晶體管尺寸的減小，以及環(huán)境中的噪聲和其他粒子的影響，多位錯(cuò)誤的發(fā)生概率越來(lái)越高，漢明碼的糾錯(cuò)能力有限，不能提供足夠的可靠性，因此，有必要采用多位錯(cuò)誤糾錯(cuò)碼。
　　本文采用基

3、于分組的、能夠糾正多位錯(cuò)誤的RS碼來(lái)加固SRAM以降低MBUs對(duì)存儲(chǔ)器的影響。然而，在 RS碼的編碼和譯碼過(guò)程中經(jīng)常使用乘法算法。通常采用查找表的方法來(lái)實(shí)現(xiàn)乘法運(yùn)算，這樣會(huì)帶來(lái)比較大的面積和功耗的開(kāi)銷(xiāo)，同時(shí)增加了電路的復(fù)雜性。本文提出了一種新型的低開(kāi)銷(xiāo)的乘法矩陣來(lái)完成乘法算法并把該矩陣應(yīng)用在 RS碼的編碼和譯碼過(guò)程中，仿真結(jié)果顯示采用了該算法后面積減小了13％，功耗降低了12%。此外，構(gòu)造矩陣 M的通用算法也在本文中進(jìn)行了詳細(xì)的推導(dǎo)。在