解釋型指令集全系統(tǒng)仿真器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著嵌入式系統(tǒng)應(yīng)用的日益廣泛,嵌入式應(yīng)用系統(tǒng)所包含的功能也越來(lái)越多,且嵌入式應(yīng)用系統(tǒng)的更新?lián)Q代的周期越來(lái)越短。這導(dǎo)致了嵌入式應(yīng)用系統(tǒng)巨大的設(shè)計(jì)與開(kāi)發(fā)壓力,要求進(jìn)行軟、硬件的協(xié)同開(kāi)發(fā),這促使指令集仿真器得以快速的發(fā)展,指令集仿真器也廣泛應(yīng)用在微處理器新體系結(jié)構(gòu)的設(shè)計(jì)與驗(yàn)證領(lǐng)域。因此,研究如何提供一種快速的指令集全系統(tǒng)仿真器具有重要的理論與實(shí)際意義。
　　針對(duì)于解釋型指令集仿真技術(shù)具有很好的靈活性與精確性的優(yōu)點(diǎn),及其存在仿真速度較慢的

2、不足,設(shè)計(jì)與實(shí)現(xiàn)了一種基于共享塊級(jí)cache技術(shù)的解釋型指令集仿真器IISimulator。該仿真器充分利用應(yīng)用程序執(zhí)行時(shí)的時(shí)間局部性原理與空間局部性原理,對(duì)解釋型指令集仿真技術(shù)中譯碼階段的指令譯碼結(jié)果,以塊為單位進(jìn)行緩存,當(dāng)再一次執(zhí)行到該指令塊時(shí),直接調(diào)用該指令塊的譯碼結(jié)果執(zhí)行仿真,從而有效地跳過(guò)解釋型指令集仿真技術(shù)中耗時(shí)的譯碼階段;同時(shí)使用共享內(nèi)存池的方法管理指令的譯碼結(jié)果使用的內(nèi)存,有效地減少因使用塊級(jí)cache技術(shù)所帶來(lái)的內(nèi)存管

3、理開(kāi)銷。
　　在IISimulator仿真器的測(cè)試階段,通過(guò)選擇了一些具有代表性的目標(biāo)機(jī)應(yīng)用程序?qū)Ψ抡嫫鞯男阅苓M(jìn)行測(cè)試。通過(guò)運(yùn)行這些測(cè)試實(shí)驗(yàn)用例,統(tǒng)計(jì)仿真器在無(wú)cache、指令級(jí)cache和塊級(jí)cache三種情況下仿真執(zhí)行速度,并進(jìn)行對(duì)比分析,結(jié)果表明塊級(jí)cache技術(shù)能夠很好的提高解釋型指令集仿真器的仿真速度;同時(shí),也對(duì)在使用和不使用共享內(nèi)存池時(shí)仿真器的仿真執(zhí)行速度進(jìn)行了對(duì)比,實(shí)驗(yàn)結(jié)果表明共享內(nèi)存池能夠有效地減少因cache所帶