針對集成電路老化的可靠性檢測研究.pdf

1、隨著集成電路特征尺寸的不斷縮減和集成度的不斷提高，電子產(chǎn)品成本不斷下降、性能不斷提高，然而隨之而來的是系統(tǒng)的可靠性問題。對于超大規(guī)模集成電路VLSI，最吸引人們關(guān)注的有兩個方面，一是高性能，二是高可靠性。高性能要求電路具有更大的集成度，包括器件密度的的增加和多功能集成。高可靠性要求器件可以在高壓、高溫、高輻照等惡劣條件下正常工作。容軟錯誤和抗老化機制是目前電路可靠性研究領(lǐng)域的兩個熱點。
　　本論文以容軟錯誤和電路老化檢測機制的相似

2、處為切入點，提出了一種既能在線檢測老化又能在線檢測軟錯誤的電路結(jié)構(gòu)ESFF-SEAD(Flip Flop with
　　Enhanced Scan Capability&Soft Error&Aging Detection)，硬件開銷增加不足10％，卻很好地整合了兩種功能。其實現(xiàn)方法是對增強型掃描結(jié)構(gòu)的保持鎖存器進行改進，使得其在不同的應(yīng)用環(huán)境下可以進行模式間的切換，繼而實現(xiàn)了針對老化和軟錯誤的雙重檢測。Hspice模擬器的仿真結(jié)

3、果很好地說明了方案的可行性。
　　另外，基于ESFF-SEAD結(jié)構(gòu)，還提出了一種針對老化失效的糾錯機制--信號可選擇糾錯機制SSCM(Signal-Selected Correction Mechanisim)，該機制在ESFF-SEAD的結(jié)構(gòu)上增加了一個異或門和一個多路選擇器，可以有選擇的糾正因為老化失效引起的信號故障。
　　最后，提出了一種自身抗老化的低開銷信號違規(guī)檢測結(jié)構(gòu)LSVD(Low-CostSignal-Viol