傳感器SoC關(guān)鍵模擬電路及其版圖設(shè)計(jì)與驗(yàn)證.pdf

1、傳感器節(jié)點(diǎn)硬件片上系統(tǒng)(System on Chip，SoC)需要在各種各樣的環(huán)境下工作，而傳感器SoC中模擬電路作為與外界直接聯(lián)系的關(guān)鍵模塊，不僅需要考慮電路功能及可靠性方面滿足應(yīng)用要求，而且需要設(shè)計(jì)出具有更高性能指標(biāo)及性價比的電路。
　　針對以上問題，本文對其模擬部件中的電源管理、模數(shù)轉(zhuǎn)換器以及數(shù)模轉(zhuǎn)換器的實(shí)現(xiàn)技術(shù)展開研究，主要工作包括:設(shè)計(jì)一款低壓差線性穩(wěn)壓器(LDO)以及I/O接口電路，完成3.3V電平到1.8V電平的轉(zhuǎn)換

2、;采用R-2R權(quán)電阻結(jié)構(gòu)設(shè)計(jì)一款數(shù)模轉(zhuǎn)換器(DAC)，其精度為8bit;基于分段式電容陣列DAC和三級預(yù)防大鎖存比較器結(jié)構(gòu)，設(shè)計(jì)一款逐次逼近型模數(shù)轉(zhuǎn)換器(SARADC)，其精度為10bit;完成各個模塊的版圖設(shè)計(jì)與DRC/LVS驗(yàn)證，給出相應(yīng)的后仿真結(jié)果。
　　為了得到更好的電路性能，本文解決的關(guān)鍵技術(shù)問題有:
　　(1)在LDO設(shè)計(jì)中，通過加入一級緩沖器，將LDO內(nèi)部系統(tǒng)的極點(diǎn)推至高頻，并采用片外大電容補(bǔ)償，使得LDO在不

3、同的負(fù)載情況下可以穩(wěn)定地工作。
　　(2)在DAC設(shè)計(jì)中，通過采用電壓型R-2R權(quán)電阻陣列結(jié)構(gòu)，減小了電阻匹配的難度;同時分析了電阻匹配對于DAC性能的影響，通過加入一個MOS開關(guān)來減小匹配誤差的影響。
　　(3)在SAR ADC設(shè)計(jì)中，通過采用三級預(yù)防大鎖存比較器結(jié)構(gòu)，減小比較器的失調(diào)電壓;同時采用分段式電容陣列DAC結(jié)構(gòu)，減小了芯片面積與功耗。
　　本文采用標(biāo)準(zhǔn)CMOS工藝庫設(shè)計(jì)了相應(yīng)電路及版圖，結(jié)果表明在-40℃