等離子體干法刻蝕低介電常數(shù)絕緣材料的主要問題與解決辦法.pdf

1、隨著高集成度的超大規(guī)模電路的飛速發(fā)展，器件尺寸逐漸縮小，RC延遲成為除器件的特征尺寸外決定器件功能的最主要因素之一。RC延遲大致正比于導線的電阻率和絕緣介質的介電常數(shù)。要降低電阻率，可采用銅導線來取代鋁；而要降低介電常數(shù)，則必須采用低介電常數(shù)的絕緣材料，即Low-k材料。要降低絕緣材料的介電常數(shù)就必須減少材料內部極化鍵的數(shù)目，并且降低材料的密度。與此同時帶來的主要問題就是低介電常數(shù)材料的機械強度大大降低，材料組成的變化也將給干法刻蝕帶來

2、許多未曾遇到過的新問題。
　　本論文通過干法去膠工藝菜單刻蝕介電常數(shù)為2.6的絕緣材料的實驗，探究如何在等離子體干法刻蝕低介電常數(shù)材料的時候保持各向異性和所需要的選擇比，避免缺陷以及其他因為材料特性變化帶來的新問題的方法。通過分析等離子體干法刻蝕對低介電常數(shù)材料造成損傷的機理，實驗尋找出對損傷或缺陷影響最大的一些工藝參數(shù)，如氣體種類、壓力、射頻頻率、功率等等。在掌握了以上工藝參數(shù)對Low-k材料損傷的影響規(guī)律之后，將其應用到40n