版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、坐標(biāo)旋轉(zhuǎn)算法(Coordinate Rotational Digital Computer,CORDIC)是一種用迭代方式完成矢量旋轉(zhuǎn)的方法,可用于三角函數(shù)、雙曲線函數(shù)、平方根、對(duì)數(shù)、指數(shù)等一系列函數(shù)的運(yùn)算。由于CORDIC算法中對(duì)數(shù)據(jù)的操作只有移位和加減,易于硬件實(shí)現(xiàn),能夠極大地降低設(shè)計(jì)的復(fù)雜度,因而被廣泛應(yīng)用于各種系統(tǒng)級(jí)芯片(System On Chip,SOC)中。而隨著電路規(guī)模和復(fù)雜度的不斷增加,以及越來(lái)越緊迫的項(xiàng)目開(kāi)發(fā)時(shí)間,基
2、于IP核重用的系統(tǒng)設(shè)計(jì)方法逐漸成為了SOC設(shè)計(jì)的主流。
本課題以三網(wǎng)合一項(xiàng)目HiNOC(High Performance Network Over Coax)為依托,首先完成了系統(tǒng)中數(shù)字下變頻、頻率偏移校正等應(yīng)用場(chǎng)合下的CORDIC電路的設(shè)計(jì),使用仿真工具LDV(Logic Design and Verification)對(duì)所設(shè)計(jì)的CORDIC電路進(jìn)行了功能驗(yàn)證,并采用FPGA芯片進(jìn)行了實(shí)現(xiàn)和測(cè)試。然后通過(guò)比較不同應(yīng)用場(chǎng)合
3、中的CORDIC電路的結(jié)構(gòu),針對(duì)不同迭代次數(shù)、不同運(yùn)算精度和不同實(shí)現(xiàn)架構(gòu)等構(gòu)造出了CORDIC的IP核生成平臺(tái)。為了驗(yàn)證生成的CORDIC軟核的功能,設(shè)計(jì)出了一個(gè)可配置的一致性驗(yàn)證平臺(tái)。使用本文中設(shè)計(jì)的IP核生成平臺(tái),用戶(hù)只需設(shè)置相關(guān)的參數(shù)然后運(yùn)行該平臺(tái),就能得到經(jīng)過(guò)驗(yàn)證功能正確的CORDIC軟核,既可以集成到SOC中,也可以用于FPGA設(shè)計(jì)中??膳渲玫囊恢滦则?yàn)證平臺(tái)可以根據(jù)用戶(hù)設(shè)置完成對(duì)不同CORDIC電路的功能驗(yàn)證,從而大大縮短電路
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- DCT IP核的VLSI設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于IP核測(cè)試的測(cè)試生成研究與仿真設(shè)計(jì).pdf
- 基于FPGA的SATA IP核設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于VCI的IP核互聯(lián)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- SERCOS IP核的研究與實(shí)現(xiàn).pdf
- 橢圓曲線加密IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf
- soc平臺(tái)的usb2.0主機(jī)控制器的ip核設(shè)計(jì)與實(shí)現(xiàn)
- 基于8051IP核SoC平臺(tái)的研究與設(shè)計(jì).pdf
- SpaceWire路由器IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf
- RSA加密算法IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf
- Sigma delta ADC IP核設(shè)計(jì)與實(shí)現(xiàn).pdf
- 數(shù)字軟核IP質(zhì)量評(píng)測(cè)平臺(tái)的研究與設(shè)計(jì).pdf
- SATAII設(shè)備端IP核的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- Motion JPEG圖像編碼IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf
- Turbo碼編碼器IP核設(shè)計(jì)及其SOPC驗(yàn)證平臺(tái)的實(shí)現(xiàn).pdf
- 低速串行通信總線IP軟核的設(shè)計(jì)與實(shí)現(xiàn).pdf
- AES加密算法的研究與IP核設(shè)計(jì)實(shí)現(xiàn).pdf
- AES協(xié)處理器IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SoC的加密IP核的測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 浮點(diǎn)矩陣相乘ip核并行改進(jìn)的設(shè)計(jì)與實(shí)現(xiàn)
評(píng)論
0/150
提交評(píng)論