單載波高速數(shù)據(jù)鏈的抗多徑算法和FPGA實(shí)現(xiàn).pdf

1、近年來(lái)，隨著無(wú)線通信中數(shù)據(jù)傳輸量的增大，對(duì)寬帶傳輸系統(tǒng)的需求越來(lái)越高。其中，多載波傳輸技術(shù)因?yàn)榉寰β时雀?，?duì)功放的線性化要求嚴(yán)苛，影響了其應(yīng)用范圍，所以單載波寬帶系統(tǒng)成為了當(dāng)前無(wú)線通信傳輸系統(tǒng)的主要方式。
　　然而，傳統(tǒng)的單載波寬帶無(wú)線通信系統(tǒng)中，多徑衰落嚴(yán)重影響了通信的可靠性，多徑能量很大，造成嚴(yán)重的碼間干擾；寬帶下多徑時(shí)延對(duì)應(yīng)的延遲符號(hào)數(shù)很大，使得現(xiàn)有的同步以及信道估計(jì)和均衡方法難以滿(mǎn)足需要。
　　本文針對(duì)單載波頻域均

2、衡系統(tǒng)，研究適用于這種特定通信系統(tǒng)的同步方法，以及信道估計(jì)和均衡的關(guān)鍵技術(shù)，提出了頻域信道估計(jì)和信道均衡的解決方案，并設(shè)計(jì)開(kāi)發(fā)基于硬件描述語(yǔ)言（verilog）的軟件程序，在FPGA內(nèi)成功解決抗多徑問(wèn)題。本文主要工作如下：
　　1.較系統(tǒng)地研究了多徑衰落信道的模型和特性，并對(duì)典型的Clarke模型進(jìn)行了仿真驗(yàn)證。
　　2.提出了一種適用于強(qiáng)多徑和大時(shí)延系統(tǒng)中的同步方案，該方案利用了Zadoff_Chu序列良好的周期自相關(guān)性，

3、解決了系統(tǒng)的同步問(wèn)題。
　　3.實(shí)現(xiàn)了一種利用Zadoff_Chu序列恒幅特性進(jìn)行頻域信道估計(jì)的方法，這種方法性能良好、復(fù)雜度低，便于在FPGA內(nèi)實(shí)現(xiàn)。
　　4.在實(shí)現(xiàn)準(zhǔn)確的信道估計(jì)的基礎(chǔ)上，估計(jì)出接收信號(hào)的信噪比，根據(jù)MMSE準(zhǔn)則進(jìn)行頻域均衡，解決了系統(tǒng)均衡問(wèn)題。
　　5.在硬件平臺(tái)上實(shí)現(xiàn)了單載波頻域均衡系統(tǒng)的設(shè)計(jì)、調(diào)試，并進(jìn)行了詳細(xì)的測(cè)試。
　　經(jīng)測(cè)試，本文所設(shè)計(jì)的單載波頻域均衡系統(tǒng)有效解決多徑干擾，在惡劣的