形式驗證中的VHDL信息處理實現(xiàn)方法與技術分析.pdf

1、數(shù)字電路系統(tǒng)的設計驗證方法是當前數(shù)字電路系統(tǒng)設計領域的一個前沿性課題.對設計結果的驗證,特別是對ASIC設計的驗證是整個設計周期中的一個重要環(huán)節(jié).在設計最終成片前需要完成對整個設計的完整充分的仿真,因為設計實現(xiàn)定型后,就很難以從硅片上再對系統(tǒng)做修正和改進和進行隨后的費時費力的整個系統(tǒng)的布局布線等一系列環(huán)節(jié).隨著當前的數(shù)字電路系統(tǒng)規(guī)模越來越大,系統(tǒng)結構的復雜度越來越高,致使整個設計驗證的工作量和費用都在迅速的增長.所以采用什么樣的驗證的方

2、法和技術已經(jīng)成為EDA技術中的一個重要研究課題.數(shù)字電路系統(tǒng)的設計中,一般把驗證分為三個層次[7]:第一個層次是系統(tǒng)級驗證,目的是保證系統(tǒng)設計要求與約束條件能正確體現(xiàn)在系統(tǒng)功能和結構的設計結果中;第二層次是邏輯級檢驗,邏輯級驗證是在系統(tǒng)級驗證的基礎上,對己完成的邏輯綜合結果進行模型檢驗,以確保系統(tǒng)狀態(tài)正確,以及所設計的邏輯結構能正確合理地實現(xiàn)所需要的狀態(tài);第三個層次是電路級驗證,它的目的是檢查邏輯設計的電路綜合結果,保證所使用的電路滿足