基于FPGA的智能控制器的設計與實現(xiàn).pdf_第1頁
已閱讀1頁,還剩133頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、隨著科技的進步和集成電路(IC)技術(shù)的不斷提高,傳統(tǒng)的工業(yè)控制器已經(jīng)逐步向高性能、數(shù)字化、智能化、網(wǎng)絡化的智能控制器發(fā)展。其中,F(xiàn)PGA及通信技術(shù)的廣泛使用,為智能控制器的設計提供了新的方案。
   本文對智能控制器的發(fā)展現(xiàn)狀與趨勢以及FPGA技術(shù)的發(fā)展歷史與現(xiàn)狀進行了概述,開發(fā)了基于FPGA的智能控制器,具體工作內(nèi)容如下:
   1)智能控制器整體設計方案的確定:使用Actel公司的Fusion混合信號FPGA(AFS

2、600),采用自頂向下及自底向上的設計方法設計智能控制器六大子模塊:輸入輸出模塊、智能控制模塊、通信模塊、監(jiān)控模塊、報警模塊、時鐘模塊,同時概述了硬件開發(fā)平臺與軟件開發(fā)環(huán)境的選擇以及所用Verilog HDL硬件描述語言的相關(guān)內(nèi)容;
   2)智能控制器硬件設計:提出各硬件電路的詳細設計方案。具體為:采用SPX1117電源芯片設計電源;采用48MHz的有源晶振設計時鐘;采用12位逐次逼近型(SAR) ADC設計數(shù)據(jù)采集裝置;采用

3、TC1602 A-01液晶顯示模塊設計監(jiān)視設備;采用硬鍵盤設計人機交互裝置;采用LED與交流蜂鳴器設計報警裝置;采用Sipex公司的SP3232E芯片或SP5301芯片設計通信裝置;
   3)智能控制器軟件設計:采用Verilog HDL硬件描述語言編寫驅(qū)動程序以及各個功能狀態(tài)機,設計智能控制器六大子模塊。其中,智能控制算法采用模糊自整定PID算法。最后對各個模塊進行獨立仿真,從而實現(xiàn)智能控制器全部功能;
   4)智

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論