基于FPGA的深空探測RSR接收機(jī)低速數(shù)字下變頻(LSDDC)設(shè)計(jì).pdf

1、進(jìn)入21世紀(jì)以來，深空探測作為人類認(rèn)識(shí)宇宙、探索地外文明的唯一手段，已成為國際航天活動(dòng)的一個(gè)熱點(diǎn)。隨著我國經(jīng)濟(jì)和科技實(shí)力的增強(qiáng)，在順利完成了“兩彈一星”和“載人航天”計(jì)劃之后，我國的深空探測活動(dòng)也進(jìn)入了嶄新的發(fā)展時(shí)期。深空探測RSR數(shù)字接收機(jī)系統(tǒng)設(shè)計(jì)面向我國的即將要開展的第一個(gè)火星探測計(jì)劃“螢火一號(hào)”，研制多通道實(shí)時(shí)開環(huán)數(shù)字接收機(jī)，接收來自探測器的下行信號(hào)，記錄和分析測量數(shù)據(jù)，完成火星探測器的導(dǎo)航、定軌和測速任務(wù)。
　　 本文要

2、完成的主要任務(wù)就是深空探測RSR接收機(jī)中低速數(shù)字下變頻LSDDC的FPGA設(shè)計(jì)。FPGA芯片采用Xilinx公司Virtex-5系列高端大規(guī)模FPGA，型號(hào)為XC5VSX50T。相較于一般的數(shù)字下變頻器，本文中的低速數(shù)字下變頻LSDDC，信號(hào)頻率分量相當(dāng)細(xì)化，頻率分辨率與數(shù)據(jù)精度要求非常高。它要求4個(gè)通道輸出信號(hào)的中心頻率時(shí)變可設(shè)置，能夠以1Hz的變化步長即分辨率進(jìn)行調(diào)節(jié)，并且降采樣后能夠達(dá)到最小1ksps的數(shù)據(jù)采樣率。同時(shí)LSDDC輸

3、出數(shù)據(jù)的格式要求多種多樣，共有9種不同的采樣率、帶寬和數(shù)據(jù)位寬需要一一滿足。在簡要介紹RSR接收機(jī)系統(tǒng)及其相關(guān)技術(shù)原理的基礎(chǔ)上，根據(jù)任務(wù)需求和設(shè)計(jì)指標(biāo)，本文提出了低速數(shù)字下變頻的具體設(shè)計(jì)方案，并完成了相應(yīng)的數(shù)字電路邏輯設(shè)計(jì)與實(shí)現(xiàn)，主要設(shè)計(jì)內(nèi)容包括4個(gè)通道的低速數(shù)字下變頻器以及LSDDC各種必不可少的外圍輔助電路兩個(gè)部分。經(jīng)過實(shí)際調(diào)試驗(yàn)證表明，低速數(shù)字下變頻模塊及其外圍電路已經(jīng)能夠?qū)斎胄盘?hào)做數(shù)字下變頻、數(shù)字濾波等數(shù)字信號(hào)處理工作，實(shí)現(xiàn)L