基于有用時鐘偏差優(yōu)化靜態(tài)功耗的算法研究與實現(xiàn).pdf

1、隨著電子產品性能的不斷提升,產品功耗問題也變得越來越值得關注。無線通訊和掌上電腦類電子產品都需要用有限的電池容量來維持盡可能長的待機時間。功耗已經成為與面積和速度同等重要的設計指標。集成電路的功耗按照其成因可分為動態(tài)功耗和靜態(tài)功耗兩部分。隨著半導體工藝制程的不斷減小,靜態(tài)功耗在總功耗中所占的比重越來越大。當工藝制程發(fā)展到45nm時,靜態(tài)功耗所占的比例已經大大超過了動態(tài)功耗,靜態(tài)功耗的控制方法已經成為集成電路設計中越來越重要的一部分。

2、r>　　 論文提出了一種基于有用時鐘偏差優(yōu)化靜態(tài)功耗的算法。這一算法的目標是在滿足原有電路時序約束的條件下,結合時鐘偏差規(guī)劃算法與高閾值替換算法,最大程度地將電路中的標準閾值單元替換成高閾值單元。算法主要分為三部分:首先對電路的時序信息進行提取,將電路抽象成圖的形式,以矩陣方式進行描述:然后通過調整時鐘偏差對這一圖進行基于漏電權重的裕量重新分配,并返回每個寄存器的時鐘到達時間；最后將時鐘到達時間反標回電路中寄存器的時鐘端,進行高閾值單