基于FPGA的靜態(tài)圖像壓縮算法的實現(xiàn)與驗證.pdf

1、隨著信息技術(shù)的發(fā)展，人們對數(shù)據(jù)的需求越來越大、越來越迫切。圖像數(shù)據(jù)是最常見的數(shù)據(jù)形式，其龐大的數(shù)據(jù)量給系統(tǒng)傳輸與存儲工作帶來巨大的挑戰(zhàn)。圖像壓縮技術(shù)因此得到了廣泛的應(yīng)用與發(fā)展。又因為某些應(yīng)用場合對實時性要求的不斷提高，基于軟件的圖像壓縮方式越來越難以滿足實際需求。FPGA因其高速、并行的運算特點以及專用芯片無法超越的設(shè)計靈活性，使得它在硬件圖像壓縮領(lǐng)域所扮演的角色越來越重要。
　　本研究基于FPGA的靜態(tài)圖像壓縮算法的實現(xiàn)與驗證。

2、介紹了JPEG靜態(tài)圖像壓縮標(biāo)準(zhǔn)的基本原理，著重介紹了JPEG基本系統(tǒng)所涉及的算法與實現(xiàn)方法。根據(jù)壓縮算法的主要實現(xiàn)步驟，將其分為1D-DCT模塊、2D-DCT模塊、量化與Zig-Zag掃描模塊和熵編碼模塊。采用AAN算法實現(xiàn)1D-DCT，耗時6個時鐘周期，包含29次加法運算和5次乘法運算，同時引入流水線設(shè)計思想，使其支持?jǐn)?shù)據(jù)連續(xù)輸入與輸出，保證運算的實時性要求；利用兩個1D-DCT模塊與存儲模塊組成2D-DCT模塊，存儲模塊通過乒乓操作

3、實現(xiàn)數(shù)據(jù)實時緩存；量化掃描模塊對余弦變換系數(shù)進行量化掃描，結(jié)果包含DC系數(shù)和AC系數(shù)；分別對DC系數(shù)進行差分預(yù)測編碼，對AC系數(shù)進行行程編碼。然后進行熵編碼，得到Huffman碼流。對各模塊進行了Matlab原理仿真、FPGA設(shè)計實現(xiàn)與Modelsim仿真，搭建了系統(tǒng)硬件測試平臺，通過 USB2.0接口將最終結(jié)果傳輸至上位機。硬件平臺主控芯片為Altera公司的EP3C16F484I7，原理仿真軟件選擇Matlab2011a，開發(fā)環(huán)境選