模擬電路演化設(shè)計(jì)研究.pdf

1、演化硬件是指通過與環(huán)境的相互作用自動(dòng)、動(dòng)態(tài)地改變其結(jié)構(gòu)和行為的硬件。它采用進(jìn)化算法和可編程器件相結(jié)合，實(shí)現(xiàn)硬件電路的功能自我重配置。目前國(guó)際上有許多科研機(jī)構(gòu)和學(xué)者正從事演化硬件的研究，模擬電路演化設(shè)計(jì)是演化硬件的一個(gè)重要分支，其具體設(shè)計(jì)過程是將每個(gè)電路中元器件的類型、連接方式和參數(shù)值編碼成為個(gè)體，將電路行為（即電路的輸入——輸出特性）與預(yù)期結(jié)果的符合程度定義為個(gè)體的適應(yīng)度值，最終通過進(jìn)化算法搜索并評(píng)估電路的適應(yīng)度值，從而得到滿足預(yù)期功能

2、要求的電路。近年來(lái)，模擬電路演化設(shè)計(jì)已成為演化硬件領(lǐng)域的研究熱點(diǎn)之一。
　　 本文綜合應(yīng)用進(jìn)化算法、電路設(shè)計(jì)和仿真等方面的理論方法，系統(tǒng)深入地分析了模擬電路演化設(shè)計(jì)中的各個(gè)關(guān)鍵技術(shù)環(huán)節(jié)。總結(jié)了幾種電路編碼方式和適應(yīng)度評(píng)估策略。重點(diǎn)研究了適合于解決電路演化設(shè)計(jì)問題的可變長(zhǎng)算法。提出了一種可變長(zhǎng)差分進(jìn)化算法，利用可變長(zhǎng)差分進(jìn)化算法提高模擬電路設(shè)計(jì)效率。最后，以低通濾波器為演化設(shè)計(jì)目標(biāo)，設(shè)置實(shí)驗(yàn)觀察分析影響可變長(zhǎng)差分進(jìn)化算法性能的因素

3、，通過合理選擇控制參數(shù)和變異策略達(dá)到提升設(shè)計(jì)結(jié)果質(zhì)量的目的。
　　 本文的主要研究工作如下:
　　 1，首先回顧了模擬電路演化設(shè)計(jì)研究的歷史和發(fā)展概況，對(duì)模擬電路演化設(shè)計(jì)的關(guān)鍵技術(shù)環(huán)節(jié)——電路編碼，適應(yīng)度值評(píng)估和搜索算法作了比較詳細(xì)的介紹。針對(duì)模擬電路演化設(shè)計(jì)較大規(guī)模電路時(shí)效率不高的問題，通過研究改進(jìn)可變長(zhǎng)進(jìn)化算法達(dá)到提高設(shè)計(jì)效率的目的。
　　 2，提出了一種可變長(zhǎng)差分進(jìn)化算法，并利用該算法成功設(shè)計(jì)出模擬運(yùn)算放大

4、器。該算法充分利用了可變長(zhǎng)算法和DE算法的優(yōu)點(diǎn)，在進(jìn)化過程中能夠快速地同時(shí)優(yōu)化電路拓?fù)浣Y(jié)構(gòu)和元器件參數(shù)值。通過實(shí)驗(yàn)證明了VDE算法可以演化設(shè)計(jì)出較大規(guī)模的電路。與文獻(xiàn)[1]中利用GA算法設(shè)計(jì)運(yùn)算放大器相比，VDE算法在完成設(shè)計(jì)任務(wù)的同時(shí)，搜索效率更高。
　　 3，本文以低通濾波器為設(shè)計(jì)目標(biāo)，設(shè)置實(shí)驗(yàn)觀察基于VDE算法的電路設(shè)計(jì)收斂速度和最優(yōu)解質(zhì)量，同時(shí)分析影響VDE算法性能的因素。實(shí)驗(yàn)結(jié)果表明，合理的選擇控制參數(shù)和變異策略，可大