針對不確定故障的模擬電路演化容錯設計方法研究.pdf

1、模擬電路是現(xiàn)代電子系統(tǒng)中的重要組成部分。實際應用環(huán)境中，特別是軍用、航天等領域，模擬電路的故障是多樣性的，不確定的、難以預測的，會對電路的性能產生嚴重的影響。因此，人們對模擬電路設計的容錯性提出了更高的要求。而電路規(guī)模的不斷擴大、復雜度的不斷提高，使得人工方法難以完成繁雜的模擬電路容錯設計工作，所以研究不確定故障下的模擬電路容錯設計方法有著重要的意義。對此，本文以演化計算和群智能優(yōu)化設計方法為基礎，針對模擬電路的不確定故障容錯設計方法進

2、行了探索研究。具體工作如下:
　　 1)針對不確定單點故障的模擬電路容錯設計:未知環(huán)境下模擬電路的故障是不確定的，某些故障會導致整體功能喪失（稱為災難性故障點）。為降低電路關鍵點個數(shù)和災難故障率，提高電路對單點故障的容錯性能，提出了一種新穎的兩階段演化設計方法，并從實際的故障中抽象得到不確定單點故障模型。此外，將電路功能演化設計和容錯設計分開，有效的降低了演化設計過程中的仿真時間。實驗結果證明:與標準巴特沃茲濾波器和GA演化設計

3、的電路相比，該設計方法設計得到的電路個體具有更低的“災難性故障點”比例。
　　 2)基于異構子電路的模擬電路容錯設計:單一電路的容錯性能有限，而采用不同的冗余電路結構，能有效提高對不確定故障的容錯性。據(jù)此，對基于多重冗余模塊的模擬電路結構多樣性設計進行研究。定量分析了電路演化設計過程中的結構收斂性問題，獨立提出了基于不同長度空間擁擠因子和基于基因型相似度懲罰項的改進演化策略算法。對電路結構和參數(shù)分別進行優(yōu)化，改善優(yōu)化性能。隨機實

4、驗結果表明:改進的演化策略算法，能夠有效降低優(yōu)化過程中過早收斂問題和對染色體較短個體收斂傾向問題，提高電路結構差異度。
　　 3)基于粒子群算法的模擬電路多重冗余容錯設計:為進一步提高模擬電路的結構多樣性，采用了改進變長粒子群優(yōu)化設計方法。提出了針對電路特殊染色體編碼的粒子長度更新策略、結構位置向量投票更新策略和參數(shù)向量環(huán)投影更新策略。實驗結果表明，該設計方法能夠有效提高種群粒子間的結構相關基因型差異度。此外，隨機容錯實驗結果表

5、明:基于異構子電路的多重冗余模塊能夠有效降低“災難”故障率，當電路中元件故障率提高時，相較于其他電路性能大幅衰減的情況，該模塊表現(xiàn)出了較好的容錯性能。
　　 4)基于信號聚類分析的模擬電路容錯設計方法:采用故障響應互補思想以提高不確定故障下電路整體容錯性能，提出了模擬電路輸出信號復平面演化聚類分析的方法。在該方法中，建立了模擬信號聚類分析模型，對模擬信號的相位和幅度分量分別進行演化聚類分析，并在此基礎上以濾波器容錯設計為例，給出