14位DEM D-A轉(zhuǎn)換器的低功耗物理設(shè)計.pdf

1、高速高分辨率數(shù)模轉(zhuǎn)換器（Digital-to-AnalogConverter，簡稱DAC）廣泛地應(yīng)用在無線通信和視頻信號處理中，而大多數(shù)高速DAC基于電流舵結(jié)構(gòu)，使用單位電流舵單元來轉(zhuǎn)換。DAC的靜態(tài)性能受由工藝偏差而造成的器件失配所限制，而這可以通過動態(tài)元件匹配（DynamicElementMatching，簡稱DEM）技術(shù)把器件失配的影響降到最小。DEM技術(shù)被廣泛地應(yīng)用在多位DAC中來阻止表面上理想的器件之間的失配引入非線性失真，而

2、分段DEM技術(shù)允許設(shè)計者有效地權(quán)衡譯碼器復(fù)雜度和單位電流舵單元的數(shù)目。
　　本文基于SMIC0.18μm1P6M標(biāo)準(zhǔn)CMOS工藝，實現(xiàn)了一種14位高速分段電流舵D/A轉(zhuǎn)換器，采樣時鐘頻率約為1GHz。該14位1GHz的D/A轉(zhuǎn)換器采用5-5-4的分段結(jié)構(gòu)，其中高5位和中5位采用低邏輯復(fù)雜度、高速和隨機(jī)可調(diào)的DEM譯碼技術(shù)。D/A轉(zhuǎn)換器的設(shè)計采用標(biāo)準(zhǔn)數(shù)?；旌螦SIC流程來實現(xiàn)，其中模擬模塊單獨設(shè)計版圖并做成宏單元。數(shù)字部分即DEM譯

3、碼電路的設(shè)計主要包括算法設(shè)計、邏輯綜合、物理實現(xiàn)和時序驗證。算法設(shè)計時采用高速流水線設(shè)計，實現(xiàn)了D/A轉(zhuǎn)換器高轉(zhuǎn)換速率的要求。邏輯綜合時采用了門控時鐘插入和操作數(shù)隔離的邏輯級低功耗設(shè)計方法。D/A轉(zhuǎn)換器的物理實現(xiàn)過程主要包括設(shè)計規(guī)劃、時鐘樹綜合和布線，同時考慮低功耗的要求、串?dāng)_的修復(fù)和天線效應(yīng)的預(yù)防。
　　DEMD/A轉(zhuǎn)換器要求設(shè)計頻率達(dá)到800MHz，面積小于2mm2，功耗小于0.5W。最終驗證的結(jié)果滿足設(shè)計的時序、面積和功耗要