基于Verilog PLI技術(shù)故障注入工具的研究與實(shí)現(xiàn).pdf

1、目前，隨著新亞微米技術(shù)的發(fā)展，處理器尺寸隨之減小，而處理器的性能也進(jìn)一步得到提高，同時(shí)也給處理器的可靠性帶來了負(fù)面效應(yīng)。為了提高處理器系統(tǒng)的可靠性，不同級(jí)別的故障容錯(cuò)機(jī)制因運(yùn)而生。隨著容錯(cuò)處理器在各個(gè)領(lǐng)域的廣泛應(yīng)用，對(duì)處理器系統(tǒng)故障容錯(cuò)機(jī)制的有效性進(jìn)行驗(yàn)證和可靠性評(píng)估也越發(fā)重要。故障注入是一種驗(yàn)證評(píng)估處理器系統(tǒng)可靠性的非常有效的手段，它是通過人為加速系統(tǒng)中故障的產(chǎn)生，觀察系統(tǒng)的行為，驗(yàn)證容錯(cuò)系統(tǒng)的可靠性，研究故障的傳播過程及對(duì)系統(tǒng)的影響

2、。其中故障注入工具的開發(fā)是研究故障注入技術(shù)的重要環(huán)節(jié)。
　　本文提出的VPFIT是一種新穎的采用Verilog PLI技術(shù)的基于仿真模擬的故障注入工具，VPFIT針對(duì)的故障注入目標(biāo)為使用Verilog HDL描述的系統(tǒng)模型，可以對(duì)目標(biāo)注入瞬時(shí)故障、間歇故障和永久故障，分析故障行為和故障傳播過程。與現(xiàn)在重要流行的故障注入方法相比，基于Verilog PLI的技術(shù)有許多的優(yōu)勢(shì)，例如不依賴于具體的仿真器，無需重新編譯，故障注入位置靈活，

3、且較容易實(shí)現(xiàn)模擬各類故障類型等。
　　首先，本文對(duì)故障注入主流技術(shù)和Verilog PLI技術(shù)進(jìn)行了深入的研究。主流的故障注入方法可歸為三類，基于硬件實(shí)現(xiàn)的故障注入、基于軟件實(shí)現(xiàn)的故障注入和基于仿真的故障注入，這些故障注入技術(shù)都各有優(yōu)勢(shì)和缺點(diǎn)；Verilog PLI即verilog編程語言接口，是verilog標(biāo)準(zhǔn)提供給用戶的編程標(biāo)準(zhǔn)接口，這個(gè)接口提供了一個(gè)C語言函數(shù)庫，使用戶程序可以訪問和修改Verilog HDL在仿真器中的內(nèi)

4、部數(shù)據(jù)結(jié)構(gòu)。
　　其次，本文提出了瞬時(shí)故障、間歇故障和永久故障的脈沖表述形式。根據(jù)故障發(fā)生時(shí)故障的持續(xù)時(shí)間的長度，可以將故障分為三類，瞬時(shí)故障、間歇故障和永久故障，每類故障又包換各種故障模型。本文基于Verilog PLI技術(shù)的故障注入工具VPFIT設(shè)計(jì)和實(shí)現(xiàn)了基于三類故障的多種故障模型。
　　最后，本文使用VPFIT工具針對(duì)OpenSPARC T2處理器RTL進(jìn)行故障注入實(shí)驗(yàn)，觀察分析了故障從門級(jí)RTL級(jí)到結(jié)構(gòu)級(jí)最終到達(dá)應(yīng)