版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、ITU-T和ISO/IEC于2013年1月發(fā)布了一項新的視頻壓縮標準—HEVC。HEVC是繼H.264之后的新一代視頻壓縮標準,與H.264相比,HEVC的壓縮效率高出一倍,HEVC標準的出現解決了視頻分辨率更高、視頻數據量更大、存儲和傳輸變得更加困難等難題。
DCT變換在圖像視頻壓縮領域的應用非常廣泛,作為視頻圖像壓縮的必要環(huán)節(jié),DCT算法是圖像視頻編碼算法中最活躍的研究部分之一。HEVC標準中的DCT變換是非常重要的預壓縮
2、過程,由于HEVC標準中需要對視頻序列預測多個方向,然后通過壓縮反饋獲得最佳預測方向,因此需要多次執(zhí)行DCT部分,所以DCT的高效實現顯得十分重要。另外,HEVC對于整幅圖像有更為靈活的分塊機制,其中大尺寸的分塊也會為相應尺寸的DCT變換帶來不便,因此對大尺寸DCT變換的硬件實現研究顯得尤為迫切。
本文主要介紹了HEVC視頻壓縮編碼流程中的DCT變換過程,并針對HEVC中DCT的大尺寸計算這一點,完成了兩種DCT硬件架構的設計
3、及HLS(High-level Synthesis)實現。本文的主要工作成果有:提出了以下兩種硬件架構:
(1)基于矩陣相乘的DCT硬件架構及實現。根據資源利用率、處理延遲以及數據吞吐率這三個指標由 HLS方法進行綜合實現和優(yōu)化,使得綜合結果達到了5.56Gsps的數據吞吐率,滿足了4K視頻實時傳輸吞吐率。
(2)基于蝶形算法的DCT硬件架構及實現。根據蝶形算法的運算原理,本文采用HLS方法對其進行了設計實現,與已有
4、論文中DCT硬件結構實現結果進行了比較和分析。并以處理延遲以及數據吞吐率作為優(yōu)化目標進行HLS優(yōu)化設計,所完成的實現綜合結果獲得了6.77Gsps的數據吞吐率,比已有文獻的實現結果相比獲得了更高的數據吞吐率,且該實現可以應用于8K視頻實時壓縮。
本文重點研究了HEVC中的整數DCT變換算法架構設計、HLS實現及其關鍵技術。在設計過程中解決了資源利用率過高、處理延遲過大和數據吞吐率無法達到目標值等問題;同時采用HLS方法完成了硬
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的FFT硬件架構設計與實現.pdf
- SAN存儲設備的軟-硬件架構設計與實現.pdf
- 家庭綜合信息終端架構設計與硬件實現.pdf
- HEVC編碼器中運動估計的VLSI架構設計.pdf
- 高速數據回放系統(tǒng)FPGA硬件架構設計與實現.pdf
- 網絡電視機頂盒架構設計與硬件實現.pdf
- 基于EPON的無線接入設備的硬件架構設計與實現.pdf
- HEVC熵編碼器的VLSI架構設計.pdf
- 面向HEVC的多尺寸DCT設計.pdf
- 可用于HEVC標準的整數DCT-IDCT快速算法設計與實現.pdf
- 醫(yī)院網絡架構設計與實現
- AVS運動估計模塊硬件架構設計.pdf
- 風電場監(jiān)控系統(tǒng)硬件架構設計
- 面向RIA的MVC架構設計與實現.pdf
- CPCI架構MVB通信卡硬件設計與實現.pdf
- 面向硬件結構設計的HEVC幀內編碼快速算法研究.pdf
- 靈活可配的對稱密鑰算法硬件架構設計.pdf
- 網絡銀行的系統(tǒng)架構設計與實現.pdf
- 基于ROC架構的SAS RAID卡硬件設計與實現.pdf
- 應用于圖像處理的DCT的算法設計及硬件實現.pdf
評論
0/150
提交評論