TCP協(xié)議的硬件結(jié)構(gòu)設(shè)計與實現(xiàn).pdf

1、當前網(wǎng)絡(luò)帶寬的增長速度已經(jīng)遠遠超過了CPU的性能增長速度，傳統(tǒng)的使用CPU來處理TCP/IP協(xié)議的方法越來越做捉襟見肘。本文提出一種適用于多種網(wǎng)絡(luò)的TCP/IP網(wǎng)絡(luò)協(xié)議處理器系統(tǒng)(IPPS)架構(gòu)，該處理器旨在實現(xiàn)TCP/IP協(xié)議族中的傳輸層，網(wǎng)絡(luò)層和鏈路層協(xié)議，可以很好的用于高速網(wǎng)絡(luò)以及資源有限的設(shè)備中。主要內(nèi)容如下： ⑴專用網(wǎng)絡(luò)協(xié)議處理器能很好地滿足高帶寬網(wǎng)絡(luò)需求。 ⑵動態(tài)資源分配策略。根據(jù)實際需求動態(tài)分配資源，理論上

2、只要Memory空間足夠，該設(shè)計可支持無限條數(shù)的TCP連接。 ⑶避免了大量的數(shù)據(jù)拷貝。整個協(xié)議處理基于描述符，描述符很好地描述了要處理數(shù)據(jù)，處理過程中無需數(shù)據(jù)拷貝。 ⑷可擴展性好。采用AHB總線扁平化設(shè)計，只需更換鏈路層模塊，即可用于各種有線、無線網(wǎng)絡(luò)，也方便增加新的功能。 ⑸該處理器的測試版本在Xilinx Virtex-4 FPGA上實現(xiàn)。經(jīng)分析，該系統(tǒng)只要運作在11MHz的時鐘頻率下就可滿足100Mbps的