20VN-溝道UMOS的設(shè)計(jì)及其柵漏電容的優(yōu)化.pdf

1、電子產(chǎn)業(yè)的迅猛發(fā)展在為功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(Power MOSFET)帶來(lái)更廣闊應(yīng)用市場(chǎng)的同時(shí)，也對(duì)功率MOSFET產(chǎn)品提出了更高的要求。而面向消費(fèi)電子的低壓溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(Trench MOSFET，通常稱為UMOS)為了滿足市場(chǎng)的需求，在保證耐壓的前提下，不斷降低導(dǎo)通電阻與寄生電容特別是柵漏電容。本文選取了UMOS的溝槽深度、源極溝槽式接觸孔的尺寸、溝槽底部柵氧化層厚度為研究目標(biāo)，最終完成20V N溝道UMOS

2、的設(shè)計(jì)及對(duì)其柵漏電容的優(yōu)化。
　　本文首先研究柵極溝槽深度的變化對(duì)UMOS的主要參數(shù)的影響。仿真時(shí)假設(shè)源極溝槽接觸的寬度為0.3μm，深度為0.4μm，溝槽底部柵氧化層厚度為200A。仿真表明溝槽深度的增加使UMOS的漏源擊穿電壓(Breakdown Voltage，BV)降低、導(dǎo)通電阻減小、柵漏電容增加。本文擊穿電壓的設(shè)計(jì)目標(biāo)為20V，而實(shí)際擊穿電壓必須有一定的容限，根據(jù)仿真結(jié)果選定UMOS的溝槽深度為1.3μm，得到擊穿電壓為

3、21.48V，特征導(dǎo)通電阻在VGS=4.5V時(shí)為11.03mΩ·mm2，柵漏電容在VDS=10.5V時(shí)為9.17E-02fF。
　　源極采用溝槽式接觸可以使器件擺脫接觸對(duì)元胞尺寸的限制，同時(shí)抑制寄生三極管的開(kāi)啟，且能改變電流路徑使器件的擊穿點(diǎn)發(fā)生轉(zhuǎn)移。本文研究了溝槽式接觸寬度與深度的變化對(duì)UMOS性能的影響。為了保證取得較低的導(dǎo)通電阻，根據(jù)仿真結(jié)果，本設(shè)計(jì)的源極接觸孔最終寬度與深度分別為0.3μm與0.6μm，得到的擊穿電壓為21

4、.48V，特征導(dǎo)通電阻在VGS=4.5V時(shí)為11.02mΩ·mm2，柵漏電容為8.97E-02fF。
　　為了實(shí)現(xiàn)柵漏電容優(yōu)化，本文研究了溝槽底部氧化層厚度對(duì)器件主要性能的影響。仿真結(jié)果表明溝槽底部柵氧化層厚度的增加使導(dǎo)通電阻增加、擊穿電壓升高、柵漏電容減小，但擊穿電壓的升高與柵漏電容的減小并不是無(wú)限度的。當(dāng)溝槽底部柵氧化層達(dá)到一定厚度時(shí)，擊穿電壓與柵漏電容基本上保持不變。
　　結(jié)合上述研究給出了兩種優(yōu)化柵漏電容的方法：一是

5、只增加UMOS的溝槽深度與溝槽底部柵氧化層的厚度，利用溝槽底部柵氧化層厚度提升擊穿電壓與減小柵漏電容，利用增加溝槽深度降低導(dǎo)通電阻。仿真得出當(dāng)溝槽深度為1.7μm，溝槽底部柵氧化層厚度為320.1nm時(shí)，柵漏電容減小了14.1%，其它參數(shù)基本不變；二是通過(guò)增加溝槽底部柵氧化層厚度提升器件耐壓，通過(guò)增加外延層摻雜濃度減小導(dǎo)通電阻，其它條件不變，從而實(shí)現(xiàn)柵漏電容的降低。當(dāng)溝槽深度為1.7μm，溝槽底部柵氧化層厚度為420.1nm，外延層濃度