基于FPGA的RFID數(shù)據(jù)加解密算法研究.pdf

1、隨著物聯(lián)網(wǎng)發(fā)展，RFID作為物聯(lián)網(wǎng)的關(guān)鍵推動技術(shù)備受關(guān)注，中國于2009年超過英國，成為了僅次于美國，全球開展RFID項目數(shù)量排名第二的國家。RFID射頻識別技術(shù)具有非接觸性、使用便捷等優(yōu)點，相比傳統(tǒng)的IC卡、磁卡、條形碼技術(shù)有很大的優(yōu)勢，但由于RFID標簽通信過程的非接觸性，容易受到攻擊，數(shù)據(jù)安全問題成為了制約其發(fā)展的瓶頸。2008年，荷蘭恩智浦(NXP)公司的Mifare Classic芯片（常稱做M1芯片）被破解的事件引起了業(yè)界對

2、RFID的安全性問題的擔(dān)憂，中國廣泛使用M1芯片的門禁、一卡通等系統(tǒng)有了很大的安全風(fēng)險。針對RFID的安全問題，本文展開了對RFID安全芯片的研究，研究高效加密算法在RFID射頻芯片上的小面積、高吞吐率的并行實現(xiàn)方式，以滿足RFID對安全性、低成本、高性能、低功耗的要求，使得實現(xiàn)的加解密安全算法能廣泛應(yīng)用于物聯(lián)網(wǎng)RFID、智能家居、智能電表等系統(tǒng)中。
　　本文在分析了RFID數(shù)據(jù)加解密現(xiàn)狀、AES加解密算法的安全性及數(shù)學(xué)特性和FP

3、GA特點的基礎(chǔ)上，對RFID數(shù)據(jù)的AES加解密算法的實現(xiàn)架構(gòu)、性能提升、功耗降低等進行研究，主要工作包括如下幾個方面:
　　1.對AES的硬件實現(xiàn)架構(gòu)進行了研究，提出了輪內(nèi)、輪間三級流水結(jié)合的整體架構(gòu)，設(shè)計了加密、解密的資源復(fù)用電路。
　　2.針對加解密性能，對加解密電路進行了優(yōu)化設(shè)計，對關(guān)鍵路徑進行了流水線處理，以充分利用每個時鐘周期進行運算，提高吞吐率。
　　3.對加解密算法的運算功耗進行了研究，利用門控時鐘技術(shù)使