基于時間冗余的指令級容錯機制設(shè)計.pdf

1、隨著半導(dǎo)體制造工藝的提高，芯片集成的晶體管數(shù)量的增加，計算機系統(tǒng)更易受到射線、高能量粒子（電子、中子、質(zhì)子等）的影響，從而增加軟錯誤的出現(xiàn)概率。軟錯誤使得處理器的可靠性計算不能被保證，程序更容易因為這種軟錯誤而運行出錯。所以利用冗余執(zhí)行和預(yù)測技術(shù)以及根據(jù)指令的被相關(guān)度作為優(yōu)先級的ALU調(diào)度來提升微處理器的可靠性，在保證處理器系統(tǒng)準確性的同時降低計算系統(tǒng)的性能損失以及降低系統(tǒng)功耗是目前微處理器架構(gòu)研究的重點之一。
　　由于時間冗余實

2、現(xiàn)起來較硬件簡單，從性價比和設(shè)計復(fù)雜度方面考慮是更理想的選擇。而且隨著各終端電子設(shè)備應(yīng)用越來越廣泛，通過冗余執(zhí)行來提高系統(tǒng)可靠性和性能具有重要的理論意義與廣泛的實用價值。本文的設(shè)計屬于時間冗余。是在高出錯率的環(huán)境下，在性能和功耗方面都優(yōu)于指令雙執(zhí)行的容錯系統(tǒng)。
　　首先，基于保留站的結(jié)構(gòu)，提出了可靠站來提高傳統(tǒng)的雙執(zhí)行的恢復(fù)效率。從而在保證系統(tǒng)可靠性的前提下，又能使處理器的性能損失低于雙執(zhí)行。當指令被執(zhí)行兩遍之后，結(jié)果會暫存在可靠

3、站中進行對比，如果相等則流水線正常進行，否則指令會被重新執(zhí)行進行容錯。而傳統(tǒng)的雙執(zhí)行在指令復(fù)制和冗余執(zhí)行與可靠站是相同的，在錯誤檢查時若相等則繼續(xù)執(zhí)行，若出錯它需要清空重定序緩存ROB，然后重新取指執(zhí)行。這將耗費處理器大量的操作時間和能量，因為有很多的存儲器訪問和數(shù)據(jù)轉(zhuǎn)發(fā)的操作。
　　其次，本文針對數(shù)據(jù)在總線傳輸過程中的出錯提出并設(shè)計了冗余方案。當數(shù)據(jù)在轉(zhuǎn)發(fā)過程中出現(xiàn)位翻轉(zhuǎn)時雙執(zhí)行是探測不到錯誤的。例如數(shù)據(jù)由寄存器傳送到發(fā)射邏輯的

4、過程中發(fā)生了位翻轉(zhuǎn)，從而發(fā)射邏輯接收到的數(shù)據(jù)是錯誤的，此時這個臟數(shù)據(jù)會同時被初始指令和復(fù)制指令使用。因此即使兩次執(zhí)行的結(jié)果相等，也是錯誤的。所以本文專門針對此類型錯誤設(shè)計了冗余電路。即經(jīng)過數(shù)據(jù)總線的數(shù)據(jù)都要被兩次傳輸，在兩次傳輸都到達時利用比較器進行對比。如果收到的兩個數(shù)據(jù)相等則可以正常使用，否則需要重新傳輸。
　　最后一個是基于指令被相關(guān)程度的ALU調(diào)度，就是把被依賴的程度作為分配ALU的優(yōu)先級，越被相關(guān)，越早分配ALU。這樣那