CMOS多模多頻頻率合成器關(guān)鍵技術(shù)研究及芯片設(shè)計(jì).pdf

1、不斷發(fā)展的無線通信技術(shù)對(duì)于多模多頻系統(tǒng)的集成提出了更高的要求。覆蓋多種通信制式、多個(gè)模式，并支持多種應(yīng)用的射頻集成電路設(shè)計(jì)已成為研究熱點(diǎn)。與此同時(shí)，CMOS工藝在成本、功耗和集成度等方面的優(yōu)勢(shì)使其逐漸成為實(shí)現(xiàn)射頻集成電路的首選工藝。以CMOS工藝為基礎(chǔ)，實(shí)現(xiàn)全集成、多模式、多頻段的射頻前端是未來無線通信技術(shù)發(fā)展的必然方向。作為無線收發(fā)機(jī)的核心組成模塊，頻率合成器不僅決定了整個(gè)收發(fā)機(jī)性能的好壞，也是實(shí)現(xiàn)無線收發(fā)機(jī)全集成的關(guān)鍵瓶頸之一。

2、r>　　 本論文以多模多頻應(yīng)用為目標(biāo)，系統(tǒng)的研究了鎖相環(huán)頻率合成器的系統(tǒng)結(jié)構(gòu)、工作原理及設(shè)計(jì)方法。針對(duì)適用于多模多頻應(yīng)用的頻率合成器結(jié)構(gòu)及關(guān)鍵電路模塊等方面提出相應(yīng)的技術(shù)和解決方法，并取得以下主要成果:
　　 針對(duì)寬輸出頻率范圍對(duì)LC-VCO調(diào)諧增益和起振條件的影響，引入具有優(yōu)化單位值的二進(jìn)制開關(guān)可變電容陣列和二進(jìn)制開關(guān)負(fù)阻抗陣列加以解決，并做了詳盡的理論分析;采用0.18-μm CMOS工藝實(shí)現(xiàn)了一款1.9～3.1GHz的寬

3、帶LC-VCO芯片。測試結(jié)果表明:該VCO核心消耗電流隨工作頻段的不同在4～13.2mA之間變化;在整個(gè)頻率輸出范圍內(nèi)調(diào)諧增益為50～60MHz/V，變化率僅為±9％;在3GHz輸出頻率1MHz頻偏處相位噪聲為-117dBc/Hz。
　　 為進(jìn)一步擴(kuò)展VCO的輸出頻率范圍，提出了一種電流復(fù)用、基于片上變壓器的寬帶VCO結(jié)構(gòu)，并對(duì)其電路結(jié)構(gòu)及設(shè)計(jì)理論做了深度剖析;采用0.18-μmCMOS工藝實(shí)現(xiàn)了一款頻率調(diào)諧范圍覆蓋1.98～5

4、.58GHz（相對(duì)頻率調(diào)諧范圍為95％）的寬帶VCO芯片。采用1.8V電源電壓供電，該寬帶VCO核心消耗電流為5.6～7.2mA，在整個(gè)頻率調(diào)諧范圍相位噪聲為-108.6～122.8dBc/Hz@1MHz，優(yōu)值FOMT為-192～-199dBc/Hz。
　　 采用0.18-μm CMOS工藝設(shè)計(jì)實(shí)現(xiàn)了一個(gè)可支持GPS、Galileo、Beidou2（北斗2）、TD-SCDMA等標(biāo)準(zhǔn)的多模多頻頻率合成器。該頻率合成器僅采用一個(gè)多頻

5、段VCO以覆蓋所要求的頻段，整體結(jié)構(gòu)的設(shè)計(jì)充分考慮了功耗、面積及相位噪聲等性能的折衷。通過切換分頻模式(整數(shù)分頻模式對(duì)應(yīng)GPS/Galileo/Beidou2，分?jǐn)?shù)分頻模式對(duì)應(yīng)TD-SCDMA)、參考頻率以及電荷泵電流以滿足各個(gè)標(biāo)準(zhǔn)不同的頻率精度要求及保持各種工作模式下的鎖相環(huán)環(huán)路帶寬。此外，為減少分?jǐn)?shù)分頻模式下的分?jǐn)?shù)雜散，設(shè)計(jì)了一種長輸出序列、低硬件消耗的MASH1-1-1△∑調(diào)制器。該頻率合成器采用1.8V電源電壓供電，消耗電流為1