基于CNFET的三值組合電路研究.pdf

1、二值信號(0，1)在集成電路領域應用較多，但由于它攜帶的信息量少，導致電路的布線面積增加。為減小電路的布線面積和增加其對數(shù)據(jù)的處理能力，多值邏輯技術是一種有效方法。多值邏輯電路中每條布線攜帶的信息量大，輸入輸出引線數(shù)目少，單線攜帶信息的能力和集成電路的信息密度較高，因此它不僅提高電路空間和時間的利用率，還降低集成電路的生產成本。但是，目前的多值組合邏輯電路大多采用以CMOS工藝為基礎的場效應晶體管，所設計出來的組合電路，其結構的復雜性，

2、能量的消耗都大幅度增加，故探討多值邏輯的低功耗組合電路設計顯得尤為重要。因此，通過對碳納米場效應晶體管(CNFET)和多值邏輯組合電路的研究，以三值邏輯為代表，以組合邏輯電路為研究目標，提出一種基于CNFET的三值組合邏輯電路設計，該設計中利用CNFET新型器件的良好特性，降低了電路功耗，三值組合邏輯電路使電路的信息攜帶能力得到提高，從而為設計具有高信息密度與低功耗的組合邏輯電路提供了條件。論文將從以下幾個部分進行敘述：
　　1、

3、開關—信號理論和三值門電路和文字運算電路設計：深入研究開關—信號理論和CNFET的結構特點，并根據(jù)此理論和特點設計基于CNFET的三值門電路和文字運算電路，為設計后續(xù)基于CNFET的三值組合邏輯電路奠定基礎。
　　2、基于CNFET的三值編譯碼器設計：分析原有的三值編譯碼器原理和CNFET的結構特性，以多值邏輯組合電路為基礎，結合開關信號理論和文字運算電路的特點，設計基于CNFET的三值編譯碼器：1T-2B編譯碼、2T-3B編譯碼

4、器。
　　3、基于CNFET的多位三值比較器設計：分析三值比較器工作原理，根據(jù)多值邏輯電路的設計思想，設計帶有編譯碼器的兩位三值比較器，并結合多位比較原理設計基于CNFET的多位三值比較器。
　　4、基于CNFET的三值逐次比較型模數(shù)轉換器(ADC)設計：分析三值逐次比較器的工作原理，引入三值電容陣列和多束編譯碼器電路，設計具有三值采樣與輸出的多值邏輯電路，最終實現(xiàn)基于CNFET的三值逐次比較型 ADC。
　　對上述所