RF SOC上LDO設計及其組電源管理研究.pdf

1、近年來,射頻(Radio Frequency,RF)通信芯片在眾多電子產品中得到廣泛地應用,并朝著片上系統(tǒng)(System on Chip,SOC)的方向不斷發(fā)展。同時,RF SOC通信芯片對電源管理的要求也越來越高。低壓差(Low Drop-Out, LDO)線性穩(wěn)壓器作為常用的直流穩(wěn)壓電源的一種,具有輸出穩(wěn)定、低噪聲、易集成等特點。本文從這些特點出發(fā),研究和設計了射頻收發(fā)芯片內集成的低壓差線性穩(wěn)壓器組(LDOs)及其電源管理策略。

2、r>　　首先,簡單介紹了電源管理技術的發(fā)展和分類,并著重介紹了LDO的應用、國內外現(xiàn)狀和今后的發(fā)展趨勢。在對LDO原理和指標研究和理解的基礎上,從具體的射頻收發(fā)芯片應用出發(fā),提出了一種低噪聲、低功耗的電源管理策略,包括區(qū)域劃分、數(shù)字通信控制、備用電源切換系統(tǒng)等。而且根據(jù)具體負載區(qū)域要求,給出了本次LDO組設計的具體指標要求。
　　然后,根據(jù)設計指標要求對LDO電路設計中的主要模塊進行了研究與設計,主要包括調整管、誤差放大器、帶隙基

3、準源等。在降低噪聲方面,專門設計了一種可快速開啟的RC濾波器電路結構,在保證濾波帶寬的基礎上大大加快了啟動時間。整體電路的前仿真驗證無誤后,進行了版圖設計和后仿真驗證。后仿真結果顯示:工作溫度(-40℃~85℃)和工作電壓(2.0V~3.6V)范圍內,帶隙基準的溫度系數(shù)小于40×10-6V/℃;LDO的輸出電壓范圍為1.764V~1.848V;LDO_PA的啟動時間為1.98μs;LDO1和LDO2輸出噪聲分別為49.46μVrms和9

4、9.3μVrms;LDO3的靜態(tài)電流21.5μA;模擬供電LDO的電源抑制比在低頻處也基本大于60dB,整個仿真結果滿足設計指標要求。
　　最后,所設計的LDOs采用SMIC0.18μm RF CMOS工藝進行了生產制造。芯片測試結果顯示:工作電壓范圍內,帶隙基準的平均輸出電壓為1.266V,LDOs的輸出平均電壓為1.79~1.882V;LDO_PA的啟動時間為1.74μs;LDO3和備用電源的切換時間小于148μs;LDO1的