多電壓片上系統(tǒng)布圖規(guī)劃自動化設計研究.pdf

1、低功耗設計是集成電路設計進入納米時代后面臨的重要挑戰(zhàn)之一，多電壓供電技術(shù)(Multiple Supply Voltage，MSV)是在現(xiàn)有CMOS工藝下降低芯片功耗最有效的方法，目前在片上系統(tǒng)設計中主要以電壓島的形式手工加以實現(xiàn)。多電壓供電技術(shù)，對電路的物理設計特別是布圖規(guī)劃問題提出了諸多挑戰(zhàn)，在多電壓布圖規(guī)劃中，需要考慮電壓島的生成及電壓的分配、電平轉(zhuǎn)換器的布局、供電網(wǎng)絡的電壓完整性及芯片面積和線長等。本文針對多電壓布圖規(guī)劃問題進行了

2、研究，提出了相應的電壓島生成及布圖規(guī)劃方法，論文主要貢獻點如下:
　　非規(guī)則形電壓島生成及布圖規(guī)劃。在多電壓布圖規(guī)劃中，多電壓供電多以矩形電壓島的形式實現(xiàn)，如果以更靈活的非規(guī)則形電壓島實現(xiàn)，芯片功耗可以進一步降低。本文提出了一種基于模擬退火的使用冒險修補策略的非規(guī)則形電壓島布圖規(guī)劃算法，布圖表示采用序列對表示方法。在模擬退火算法的每次擾動中，從當前布圖規(guī)劃中隨機選取一個模塊然后將其移動到適當?shù)奈恢?，不同的位置可能對應不同的電壓島及

3、電壓分配。因移動模塊而產(chǎn)生的領域解空間規(guī)模為O(n2kvi)，其中n是模塊數(shù)目，kvi是電壓島數(shù)目。本文通過使用芯片面積、線長、功耗和電壓島代價線性組合的目標函數(shù)來評估每個插入點以及相應的候選電壓島。為了減小對O(n2kvi)種可能解的評估時間，本文基于序列對模型，定義了干擾因子的概念，并提出了一種快速的冒險算法，通過忽略大部分距離較遠的候選電壓島來構(gòu)建非規(guī)則形電壓島，然而構(gòu)建的電壓島中會偶爾出現(xiàn)數(shù)目較少的非法島（不連續(xù)區(qū)域的電壓島）。

4、為了消解可能出現(xiàn)的非法島，在每個溫度下我們使用修補策略來進行一次詳細的計算。與最新的工作的實驗結(jié)果對比表明本文提出的方法是快速有效的。
　　矩形電壓島生成的布圖規(guī)劃。在目前EDA工具中，電壓島多以矩形電壓域的形式實現(xiàn)，同時依靠設計者手工完成。本文對現(xiàn)有基于模擬退火策略、采用模塊刪除后重插入的擾動方式的多電壓布圖規(guī)劃方法提出了改進，在模塊刪除后重插入的擾動過程中加入一定比例的對矩形電壓島的刪除和重插入，解決模塊刪除后重插入的擾動方式

5、過于貪婪以致容易陷入局部最優(yōu)的缺點;同時考慮到電壓島破壞了原本統(tǒng)一均勻的全局供電網(wǎng)絡，本文還加入了對全局供電網(wǎng)絡電壓完整性考慮，采用Voltspot對供電網(wǎng)絡節(jié)點電壓進行分析。實驗結(jié)果顯示，所提方法能夠同時在線長、功耗以及電壓島數(shù)目等方面優(yōu)于現(xiàn)有方法，同時顯著降低電壓違例點的數(shù)目。
　　本文綜合分析了電壓島布圖規(guī)劃各個優(yōu)化目標之間的競爭、增益關系，系統(tǒng)的歸納了電壓島布圖規(guī)劃的問題模型。論文成果可以應用于現(xiàn)有EDA工具或與現(xiàn)有工具結(jié)