FDTD算法的FPGA實現(xiàn).pdf

1、FDTD算法即時域有限差分算法如今被廣泛地應(yīng)用在電磁分析領(lǐng)域,它是求解Maxwell微分方程的直接時域方法,通過對電場量、磁場量在空間和時間上采取交替抽樣的離散方式,將麥克斯韋方程組的微分形式進行差分離散化,將傳播區(qū)域劃分成一個個的網(wǎng)格,通過空間域上網(wǎng)格點之間的反復(fù)迭代,時間域上的不斷更新來達到數(shù)值計算的目的,也可以模擬波的傳播過程。但是在計算過程中,由于當計算區(qū)域較大,即空間差分產(chǎn)生較多網(wǎng)格時,需要耗費大量的計算資源與時間,用軟件執(zhí)行

2、的話,計算效率不是很理想。FPGA的發(fā)展為解決這類大規(guī)模計算問題提供了一種新途徑。FDTD計算的特點是在固定的一個空間網(wǎng)格中進行重復(fù)的算術(shù)運算,數(shù)據(jù)流規(guī)則,控制流較為簡單,因此可利用FPGA可編程的特點,設(shè)計專門的算術(shù)運算電路,實現(xiàn)FDTD的計算。一塊FPGA芯片可同時實現(xiàn)多個乘法器、加法器,輕易實現(xiàn)并行運算。這樣針對FDTD算法專門設(shè)計的運算電路,可大大提高計算速度。
　　 本文以FDTD算法的二維形式為例,用Verilog

3、HDL語言實現(xiàn)FDTD算法,在硬件設(shè)計中加入了流水線技術(shù)和并行計算用來加快算法運行速度,并用雙端口RAM作為數(shù)據(jù)儲存器,提高了數(shù)據(jù)的讀寫速度。設(shè)計中采用的數(shù)據(jù)格式是符合IEEE-754標準的32位單精度浮點數(shù),保證了計算的精度要求。設(shè)計的目標芯片是Altera公司CycloneⅢ系列中的EP3C55F484C6。在進行二維情形模擬時,網(wǎng)格的大小設(shè)定為60×60,在中心位置添加一個高斯脈沖作為激勵源,經(jīng)過60個時間步的計算后,用Model