SAR回波信號存儲系統(tǒng)的研究與設計.pdf

1、合成孔徑雷達(Synthetic Aperture Radar，SAR)在工作時會產(chǎn)生大量、高速的原始回波數(shù)據(jù)，完整的記錄這些數(shù)據(jù)是后期成像的關(guān)鍵。這就要求回波數(shù)據(jù)存儲系統(tǒng)必須滿足大容量、高速、全程存儲的要求，同時也應具備野外作戰(zhàn)的特點。
　　本文針對以上問題，研究了基于RAID0磁盤陣列，采用高速數(shù)據(jù)分流、高速乒乓緩存的技術(shù)手段全程記錄SAR原始回波信號的高速大容量數(shù)據(jù)存儲系統(tǒng)。該系統(tǒng)利用高速數(shù)據(jù)分流技術(shù)將前端雷達回波采集模塊輸

2、出的600MB/S高速數(shù)據(jù)流等時分為三路，以降低每路數(shù)據(jù)對存儲速率與容量的要求；采用三塊大容量固態(tài)硬盤組成RAID0陣列，滿足每路200MB/S的數(shù)據(jù)存儲速率與1.5TB的存儲容量；通過直接構(gòu)建磁盤陣列接口，實現(xiàn)系統(tǒng)脫機工作、小型化、輕型化和適應野外作戰(zhàn)的特點；基于模塊化設計，以提高系統(tǒng)后期性能更新升級能力。本文在研究了數(shù)據(jù)存儲技術(shù)及其基于FPGA的實現(xiàn)方法的基礎(chǔ)上，首先提出了系統(tǒng)整體解決方案，并從理論上推算驗證了方案的可行性；其次全面

3、闡述了高速大容量數(shù)據(jù)全程存儲系統(tǒng)各模塊功能與實現(xiàn)方法；最后利用Verilog HDL硬件描述語言實現(xiàn)了高速緩存模塊、硬盤接口模塊、跨時鐘域數(shù)據(jù)交換模塊、總體時序控制等模塊的設計。
　　在充分研究DDR2 SDRAM與硬盤控制芯片SPIF233A的控制方法后，本文結(jié)合項目實際，通過構(gòu)建功能仿真器件模型，利用Modelsim6.2與QuartusII9.0等軟件完成了相關(guān)功能仿真，給出了關(guān)鍵功能仿真結(jié)果圖，驗證了各模塊功能的正確性；結(jié)