基于SPARC架構(gòu)面向確定性重演的多核訪存競(jìng)爭(zhēng)記錄方法的研究.pdf

1、在電子信息技術(shù)的不斷發(fā)展進(jìn)步的今天,人們對(duì)高性能計(jì)算機(jī)的需求越來越強(qiáng)。然而受材料、加工工藝和散熱功耗等原因的限制,通過不斷提高CPU主頻而提升處理器性能的設(shè)計(jì)模式變得愈來愈困難,因此業(yè)界逐漸轉(zhuǎn)向了在單個(gè)芯片上集成多個(gè)處理器的片上多核處理器結(jié)構(gòu)。與此同時(shí)也帶來了某些在單核心處理器架構(gòu)中不會(huì)出現(xiàn)的新問題,由多核系統(tǒng)的訪存競(jìng)爭(zhēng)導(dǎo)致的多核不確定性問題就是其中之一,這個(gè)問題逐漸成為計(jì)算機(jī)多核系統(tǒng)結(jié)構(gòu)與并行計(jì)算中研究的熱點(diǎn)領(lǐng)域之一。
　　現(xiàn)有

2、的多核架構(gòu)下的Cache一致性協(xié)議能有效的防止并行程序共享內(nèi)存中數(shù)據(jù)的不一致,但是對(duì)多線程間訪存的順序沒有控制。也就是說如果程序員在程序中對(duì)各處理器內(nèi)部高速緩存的共享數(shù)據(jù)的訪問未采取嚴(yán)格的同步措施,就可能會(huì)使程序出現(xiàn)違反期望執(zhí)行順序的Bug,即在相同的輸入情況下多次執(zhí)行的輸出可能不同。為了解決這一難題,人們提出了確定性重演技術(shù),該技術(shù)是指在存在并發(fā)錯(cuò)誤的并行程序的某次執(zhí)行過程中記錄必要的線程執(zhí)行信息,然后在程序的第二次執(zhí)行過程中索引這些

3、信息,并強(qiáng)制程序按照相同的方式或順序執(zhí)行,以確保此次執(zhí)行的結(jié)果和前次執(zhí)行的相同。
　　本文在理解了了SPARC架構(gòu)、Cache一致性協(xié)議的基礎(chǔ)上,針對(duì)共享存儲(chǔ)式CMP架構(gòu)的片上多核SPARC系統(tǒng)在并發(fā)地訪問共享數(shù)據(jù)時(shí)出現(xiàn)訪存競(jìng)爭(zhēng)從而導(dǎo)致的多核不確定性問題進(jìn)行研究,提出了一種硬件輔助的面向確定性重演的訪存競(jìng)爭(zhēng)記錄方法——ERTR方法。該方法法采用了基于滑動(dòng)窗口的分塊約減競(jìng)爭(zhēng)序的思想,通過先對(duì)各個(gè)處理器線程的指令進(jìn)行分塊記錄并約減掉冗