基于“YHFT-XDSP”XMC接口的預(yù)取結(jié)構(gòu)的設(shè)計與實現(xiàn).pdf

1、近年來，DSP應(yīng)用領(lǐng)域日益廣泛，性能也不斷提升，但處理器和訪存系統(tǒng)的性能差距卻越發(fā)明顯，“存儲墻”問題成為制約DSP性能進一步提升的瓶頸。多層次存儲結(jié)構(gòu)能有效改善“存儲墻”問題，其中“兩級Cache+RAM”存儲結(jié)構(gòu)是當前的主流形式之一，然而，Cache失效引起的訪存等待又嚴重影響了處理器執(zhí)行效率。研究表明，預(yù)取技術(shù)可以明顯減少 Cache失效率或失效代價，國內(nèi)外的相關(guān)研究也不斷推陳出新，但至今仍沒有得到廣泛認可的高性能預(yù)取結(jié)構(gòu)問世，其

2、主要原因便是成本和效率的均衡。因此，如何設(shè)計一種工程上易實現(xiàn)的有效的預(yù)取結(jié)構(gòu)，是當前DSP設(shè)計中一個被不斷探討的熱門問題。
　　“YHFT-XDSP”是國防科技大學(xué)在研的一款高性能多核32位 DSP，其主頻可達1GHz。采用“兩級Cache+RAM”存儲結(jié)構(gòu)，用戶可以靈活地配置每一級Cache與 RAM的比例。內(nèi)核與外部接口包括擴展存儲控制器（XMC）和外部存儲控制器（ERI），其中，XMC是二級存儲器（L2）到外部公共存儲控制器

3、（PMC）的主要存儲訪問通路，此外，XMC還負責完成地址位擴展并提供存儲保護機制。本文基于“YHFT-XDSP”的XMC接口特點，圍繞預(yù)取結(jié)構(gòu)的設(shè)計進行研究，主要完成以下幾方面工作：
　　首先，根據(jù)Cahce失效行為的特點，結(jié)合“YHFT-XDSP”的四種L2失效請求模式，設(shè)計了附加數(shù)據(jù)過濾層的分離式預(yù)取機制。該預(yù)取策略為失效率較高、空間局部性差異較大的數(shù)據(jù) Cahce失效設(shè)計了數(shù)據(jù)過濾層，以過濾空間局部性不好情況下的無效預(yù)取，增

4、強了預(yù)取的準確率。此外，該策略還針對四種L2失效請求模式，設(shè)計了預(yù)取輔助失效讀功能，提高了訪存帶寬的利用率。
　　其次，基于“YHFT-XDSP”的XMC接口實現(xiàn)了可流水化的預(yù)取結(jié)構(gòu)，以及它與XMC接口配合工作的控制邏輯。當L2失效請求到達XMC接口時，如果失效請求命中預(yù)取結(jié)構(gòu)，則直接從預(yù)取緩存中讀取數(shù)據(jù)，失效代價明顯減小。由于接口級硬件的速度要求低于緩存級，因此，相比于基于 Cache的預(yù)取結(jié)構(gòu)設(shè)計，基于XMC接口的設(shè)計保證了其