版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、低功耗模數(shù)轉(zhuǎn)換器(ADC)廣泛應(yīng)用于各種采用電池供電的便攜式電子產(chǎn)品中,如移動(dòng)電話、平板電腦、智能穿戴設(shè)備和各種便攜式醫(yī)療設(shè)備等。為了延長(zhǎng)設(shè)備的使用周期,就必須降低芯片的功耗;同時(shí)為了滿足多路信號(hào)的采集需求,就要求ADC具有多個(gè)輸入通道。低功耗ADC的設(shè)計(jì)難點(diǎn)在于希望在降低ADC功耗的同時(shí),不會(huì)過多損失ADC的性能和增加ADC的實(shí)現(xiàn)成本。
為了實(shí)現(xiàn)一款低功耗多通道高性能的ADC,本文開展相關(guān)的研究工作,完成的主要成果如下:
2、r> (1)采用了低成本低功耗的ADC實(shí)現(xiàn)架構(gòu)。通過對(duì)比不同的ADC實(shí)現(xiàn)架構(gòu)的優(yōu)缺點(diǎn),本文選擇了適用于低功耗低成本的逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)結(jié)構(gòu);同時(shí)采用了低電壓的設(shè)計(jì)方案。該芯片采用CMOS0.35μm工藝實(shí)現(xiàn),標(biāo)準(zhǔn)電壓為3.3V。為了降低ADC的整體功耗,芯片最低工作電壓可從3.3V降低到1.8V,從而減少了約45%的功耗。由于MOSFET的閾值沒有降低,所以在設(shè)計(jì)MOS開關(guān)、比較器、偏置電路等時(shí),低電壓設(shè)計(jì)方案具有
3、一定的難度。
(2)在芯片實(shí)現(xiàn)過程中,設(shè)計(jì)了低功耗低成本的分段式電荷共享型DAC結(jié)構(gòu)。電荷共享型DAC使用電容陣列實(shí)現(xiàn),沒有靜態(tài)功耗,具有較高的匹配精度,適合低功耗的應(yīng)用場(chǎng)合。本文采用分段式電荷共享型DAC結(jié)構(gòu)可以進(jìn)一步減小整體電容陣列的面積,從而達(dá)到低成本低功耗的要求。
(3)為了滿足低電壓低功耗高性能的要求,設(shè)計(jì)了具有軌到軌輸入級(jí)的再生鎖存型比較器。軌到軌輸入級(jí)采用1:1電流鏡偏置復(fù)用技術(shù),通過亞閾值設(shè)計(jì),在實(shí)現(xiàn)
4、低功耗的同時(shí)減小了比較器的失調(diào)電壓。再生鎖存級(jí)設(shè)計(jì)了遲滯特性,可以有效消除由于回踢噪聲造成的比較器的誤翻轉(zhuǎn),從而提高了比較器的抗干擾能力。
測(cè)試結(jié)果表明該ADC芯片是一個(gè)可用低至1.9V供電的4通道、10位分辨率、300ksps采樣率的低電壓低功耗逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC),芯片核心版圖面積為1.23mm2,并采用Chartered CMOS0.35μm工藝進(jìn)行了流片實(shí)現(xiàn)。測(cè)試結(jié)果表明在2V供電,166ksps的采
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于先進(jìn)工藝的低電壓低功耗流水線模數(shù)轉(zhuǎn)換器研究與設(shè)計(jì).pdf
- 折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高速、低功耗低電壓設(shè)計(jì)方法研究.pdf
- 低壓低功耗增量式∑Δ模數(shù)轉(zhuǎn)換器.pdf
- 應(yīng)用于無線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)的低電壓低功耗模數(shù)轉(zhuǎn)換器的設(shè)計(jì).pdf
- 低電壓低功耗10比特40兆赫茲流水線模數(shù)轉(zhuǎn)換器的設(shè)計(jì).pdf
- 低功耗音頻ΣΔ模數(shù)轉(zhuǎn)換器研究與設(shè)計(jì).pdf
- 高速低功耗模數(shù)轉(zhuǎn)換器研究與設(shè)計(jì).pdf
- 低功耗模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì).pdf
- 低功耗低電壓CMOS流水線模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)研究與實(shí)現(xiàn).pdf
- 高速低功耗模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì).pdf
- 納米級(jí)工藝下低壓低功耗模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì).pdf
- 低功耗時(shí)域模數(shù)轉(zhuǎn)換器的研究.pdf
- 低電壓功耗CMOS流水線模數(shù)轉(zhuǎn)換器研究與實(shí)現(xiàn).pdf
- 高速、低功耗折疊內(nèi)插模數(shù)轉(zhuǎn)換器研究與設(shè)計(jì).pdf
- 超低功耗VCO型模數(shù)轉(zhuǎn)換器的設(shè)計(jì).pdf
- 低功耗流水線模數(shù)轉(zhuǎn)換器的設(shè)計(jì).pdf
- 高精度低功耗CMOS△∑的模數(shù)轉(zhuǎn)換器研究與設(shè)計(jì).pdf
- 高速、低功耗折疊內(nèi)插模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究.pdf
- 低功耗逐次逼近型模數(shù)轉(zhuǎn)換器研究.pdf
- 低功耗流水線模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論